面向深度处理的网络处理器体系结构研究
发布时间:2021-03-24 09:19
随着互联网络的高速发展,网络应用也日趋复杂化和多样化。越来越多的网络应用要求在网络端对数据包进行深度处理(如深度包检测等)网络处理器作为网络设备的核心处理单元必须能够满足深度处理类网络应用的需求。深度处理类网络应用不仅需要对数据包包头进行处理,还要对载荷部分进行处理。而在网络处理器中,数据包的载荷部分通常存储在片外存储器中,访问延迟较高。同时,受存储器芯片带宽的限制,每次只能读/写一个数据段(如64字节)。因此在进行深度处理时,处理单元需要频繁访问片外存储器,这将大幅增加系统的处理时延。传统网络处理器采用硬件多线程机制隐藏访存时延,虽然能够提高处理单元利用率,但是并不能真正降低处理时延。而且,过多的线程切换需要大量的中间结果存取操作,致使系统性能降低。本文提出一种改进的存储器访问机制——Push模型。Push模型对数据包数据进行预取并推送至处理单元本地存储器中,使处理单元能够对数据包进行连续处理。理论分析和实验结果表明,相比传统模型,Push模型在进行深度处理操作时,可以获得更高的系统吞吐率和更低的处理时延。新型网络应用不仅要求对数据包进行深度处理,还要求在处理数据包时考虑网络流内数据...
【文章来源】:清华大学北京市 211工程院校 985工程院校 教育部直属院校
【文章页数】:122 页
【学位级别】:博士
【部分图文】:
CaviumOCTEONIIICN7XXX网络处理器整体架构
第二类网络处理器采用专门优化的多核处理单元,具有代表性的如 EZchip 的NP-4 网络处理器[21]。NP-4 网络处理器结构如图 2.2 所示。NP-4 网络处理器设计更为专用,主要针对网络层和数据链路层的网络应用,能够获得更高的处理性能(100Gbps),但是对于复杂的网络应用支持程度有限。
图 2.3 Tilera TILEPro64 网络处理器整体架构以上主流网络处理器具有的共同特点如下:1) 核心处理模块都采用多处理核心机制。因为相对通用处理器应用,网络应用较为简单,因此单个处理核心设计尽可能精简,以便能够在有
【参考文献】:
期刊论文
[1]网络入侵检测中多模式匹配的状态编码方法[J]. 吴碧海,赵有健. 清华大学学报(自然科学版)网络.预览. 2009(04)
本文编号:3097474
【文章来源】:清华大学北京市 211工程院校 985工程院校 教育部直属院校
【文章页数】:122 页
【学位级别】:博士
【部分图文】:
CaviumOCTEONIIICN7XXX网络处理器整体架构
第二类网络处理器采用专门优化的多核处理单元,具有代表性的如 EZchip 的NP-4 网络处理器[21]。NP-4 网络处理器结构如图 2.2 所示。NP-4 网络处理器设计更为专用,主要针对网络层和数据链路层的网络应用,能够获得更高的处理性能(100Gbps),但是对于复杂的网络应用支持程度有限。
图 2.3 Tilera TILEPro64 网络处理器整体架构以上主流网络处理器具有的共同特点如下:1) 核心处理模块都采用多处理核心机制。因为相对通用处理器应用,网络应用较为简单,因此单个处理核心设计尽可能精简,以便能够在有
【参考文献】:
期刊论文
[1]网络入侵检测中多模式匹配的状态编码方法[J]. 吴碧海,赵有健. 清华大学学报(自然科学版)网络.预览. 2009(04)
本文编号:3097474
本文链接:https://www.wllwen.com/guanlilunwen/ydhl/3097474.html