时间触发以太网关键技术研究与设计
发布时间:2024-04-20 00:02
时间触发以太网是与标准以太网相兼容的时间确定性网络,在工业控制方面有它独特的优势,高实时性、高可靠性、高容错性等特点让时间触发以太网成为工业实时控制领域研究的热点,引起国内外众多专家学者的关注与研究。目前,国内的时间触发以太网技术与国外存在着巨大的差距。本文对时间触发以太网的关键性技术做了深入的研究。关键技术包括调度表的求解问题、BE消息在时间触发以太网中的传输延迟、AS6802时间同步协议等。本文主要贡献如下:1)深入研究了调度表的求解问题,将调度表求解过程中的约束条件转化为数学模型,提出了基于粒子群算法的调度表问题求解方法,并对粒子群算法的收敛过程进行优化,加快收敛速度,避免陷入局部最优问题。2)初步研究了 BE(best-effort)消息在时间触发以太网中的传输延迟,为降低BE消息在TT(time-triggered)消息任务排布密集情况下的传输延迟,提出了“back to back”的调度表生成策略,并通过OMNeT++与传统的“schedule porosity”方法相比较,对比两种调度策略对BE消息传输延迟的影响。3)深入研究了 SAE AS6802时间同步协议,详细介绍...
【文章页数】:89 页
【学位级别】:硕士
【文章目录】:
致谢
摘要
Abstract
第1章 绪论
1.1 课题研究背景及意义
1.2 国内外研究现状
1.3 本文研究内容与结构
第2章 时间触发以太网概述
2.1 时间触发以太网数据流
2.2 时间触发以太网网络结构
2.3 时钟同步协议
2.4 静态调度表
2.5 时间触发以太网容错性介绍
2.6 本章小结
第3章 TTE静态调度表算法设计
3.1 研究现状
3.2 静态调度表求解的问题描述
3.3 静态调度表约束条件及建模
3.4 基于粒子群算法的静态调度表求解
3.4.1 适应度函数设计
3.4.2 求解过程设计
3.4.3 仿真及结果分析
3.5 本章小结
第4章 调度表设计方法对BE消息延迟影响的研究
4.1 研究背景
4.2 问题描述
4.2.1 schedule porosity方法介绍
4.3 整合周期内基于“back to back”的调度方法
4.3.1 整合周期内基于“back to back”的调度方法的提出
4.3.2 整合周期内基于“back to back”的调度方法描述
4.4 BE消息传输延迟仿真
4.4.1 模型搭建
4.4.2 仿真结果
4.5 本章小结
第5章 AS6802时钟同步协议设计与实现
5.1 协议控制帧PCF
5.2 透明时钟
5.3 同步流程
5.3.1 固化算法
5.3.2 压缩算法
5.3.3 时钟修正算法
5.3.4 集群检测
5.4 基于FPGA的AS6802同步协议设计
5.4.1 CM节点设计
5.4.2 SM节点设计
5.4.3 SC节点设计
5.5 仿真结果分析
5.5.1 时钟设置
5.5.2 PCF帧传输仿真
5.5.3 全局时钟同步
5.6 本章小结
第6章 TTE网络节点MAC层设计
6.1 整体方案设计框架
6.2 TTE控制器模块设计
6.3 发送/接收模块设计
6.4 硬件选型
6.5 硬件检测
6.5.1 FPGA节点数据帧传输检测
6.5.2 电脑端数据抓包检测
6.6 本章小结
第7章 总结与展望
7.1 总结
7.2 展望
参考文献
作者简介
本文编号:3958576
【文章页数】:89 页
【学位级别】:硕士
【文章目录】:
致谢
摘要
Abstract
第1章 绪论
1.1 课题研究背景及意义
1.2 国内外研究现状
1.3 本文研究内容与结构
第2章 时间触发以太网概述
2.1 时间触发以太网数据流
2.2 时间触发以太网网络结构
2.3 时钟同步协议
2.4 静态调度表
2.5 时间触发以太网容错性介绍
2.6 本章小结
第3章 TTE静态调度表算法设计
3.1 研究现状
3.2 静态调度表求解的问题描述
3.3 静态调度表约束条件及建模
3.4 基于粒子群算法的静态调度表求解
3.4.1 适应度函数设计
3.4.2 求解过程设计
3.4.3 仿真及结果分析
3.5 本章小结
第4章 调度表设计方法对BE消息延迟影响的研究
4.1 研究背景
4.2 问题描述
4.2.1 schedule porosity方法介绍
4.3 整合周期内基于“back to back”的调度方法
4.3.1 整合周期内基于“back to back”的调度方法的提出
4.3.2 整合周期内基于“back to back”的调度方法描述
4.4 BE消息传输延迟仿真
4.4.1 模型搭建
4.4.2 仿真结果
4.5 本章小结
第5章 AS6802时钟同步协议设计与实现
5.1 协议控制帧PCF
5.2 透明时钟
5.3 同步流程
5.3.1 固化算法
5.3.2 压缩算法
5.3.3 时钟修正算法
5.3.4 集群检测
5.4 基于FPGA的AS6802同步协议设计
5.4.1 CM节点设计
5.4.2 SM节点设计
5.4.3 SC节点设计
5.5 仿真结果分析
5.5.1 时钟设置
5.5.2 PCF帧传输仿真
5.5.3 全局时钟同步
5.6 本章小结
第6章 TTE网络节点MAC层设计
6.1 整体方案设计框架
6.2 TTE控制器模块设计
6.3 发送/接收模块设计
6.4 硬件选型
6.5 硬件检测
6.5.1 FPGA节点数据帧传输检测
6.5.2 电脑端数据抓包检测
6.6 本章小结
第7章 总结与展望
7.1 总结
7.2 展望
参考文献
作者简介
本文编号:3958576
本文链接:https://www.wllwen.com/guanlilunwen/ydhl/3958576.html