MOS器件堆栈栅结构设计、界面及电学性能优化
发布时间：2020-12-25 11:48
随着芯片的不断微型化,集成度不断提高,互补型金属氧化物半导体场效应晶体管（CMOSFET）器件已经发展到纳米级,其发展规律一直遵循着集成电路摩尔定律。传统的栅介质SiO2层厚度被不断降低到原子级,量子隧穿效应增强,导致漏电流呈指数增加,器件已不能正常工作。采用新型高介电常数（high-k）材料替代传统SiO2成为一种必然。High-k材料的引入可增加栅介质薄膜的物理厚度,同时在保证电路性能不断提升的前提下降低栅漏电流。众多的high-k材料中,以HfO2为代表的铪基高k栅电介质材料因其较高的介电常数、较宽的带隙、优良的界面和电学特性,近几十年来广受关注,特别是稀土元素掺杂的铪基栅介质（如HfLaOx,HfDyOx,HfGdOx,HfYbOx）更能弥补单一HfO2存在的一些缺陷,提高器件性能。然而铪基栅介质材料的引入导致载流子迁移率降低和低k界面层生成等问题,所以选用新型高迁移率半导体材料（如Ge和III-V族化合...
【文章来源】：安徽大学安徽省 211工程院校
【文章页数】：94 页
【学位级别】：硕士
【部分图文】：
MOSFET器件尺寸等比例缩小示意图
安徽大学硕士学位论文3层，使用high-k栅介质材料来增加栅介质层的物理厚度成为必然，这样既可避免较大的泄漏电流，又能保持与硅衬底保持良好的接触性。1.3高k栅介质1.3.1等效氧化层厚度MOSFET是集成电路的核心元器件，图1.2为n型MOSFET纵截面的示意图，n型即为电子是多数载流子。其中栅介质被包裹在金属-氧化物-半导体（MOS）的叠层结构中。图1.2MOSFET结构示意图Fig.1.2SchematicdiagramofMOSFETstructure选用高介电常数（high-k）材料充当栅介质，当其他条件都不变的情况下，我们讨论相比于SiO2栅介质，high-k栅介质薄膜的物理厚度被增加。如图1.3所示，栅介质被包裹在金属-氧化物-半导体的叠层结构中，其结构类似于平行板电容器。图1.3MOS结构示意图Fig.1.3MOSstructurediagram
安徽大学硕士学位论文3层，使用high-k栅介质材料来增加栅介质层的物理厚度成为必然，这样既可避免较大的泄漏电流，又能保持与硅衬底保持良好的接触性。1.3高k栅介质1.3.1等效氧化层厚度MOSFET是集成电路的核心元器件，图1.2为n型MOSFET纵截面的示意图，n型即为电子是多数载流子。其中栅介质被包裹在金属-氧化物-半导体（MOS）的叠层结构中。图1.2MOSFET结构示意图Fig.1.2SchematicdiagramofMOSFETstructure选用高介电常数（high-k）材料充当栅介质，当其他条件都不变的情况下，我们讨论相比于SiO2栅介质，high-k栅介质薄膜的物理厚度被增加。如图1.3所示，栅介质被包裹在金属-氧化物-半导体的叠层结构中，其结构类似于平行板电容器。图1.3MOS结构示意图Fig.1.3MOSstructurediagram
【参考文献】：
期刊论文
[1]X射线衍射进展简介[J]. 解其云,吴小山. 物理. 2012(11)
[2]X射线衍射分析的实验方法及其应用[J]. 胡林彦,张庆军,沈毅. 河北理工学院学报. 2004(03)
博士论文
[1]铪基高K及更高K氧化物在Si及InP上的沉积和性能研究[D]. 杨萌萌.北京有色金属研究总院 2013
硕士论文
[1]NMOS晶体管总剂量辐照效应的电流模型研究[D]. 黄建国.电子科技大学 2015
[2]钽掺杂铪基高k栅介质薄膜的离子束制备与表征[D]. 余涛.苏州大学 2011
[3]固体支撑模拟生物膜的制备与表征[D]. 吴明.浙江大学 2010
[4]基于多孔硅衬底的纳米薄膜材料的制备与表征[D]. 陈少强.华东师范大学 2005
本文编号：2937589
【文章来源】：安徽大学安徽省 211工程院校
【文章页数】：94 页
【学位级别】：硕士
【部分图文】：
MOSFET器件尺寸等比例缩小示意图
安徽大学硕士学位论文3层，使用high-k栅介质材料来增加栅介质层的物理厚度成为必然，这样既可避免较大的泄漏电流，又能保持与硅衬底保持良好的接触性。1.3高k栅介质1.3.1等效氧化层厚度MOSFET是集成电路的核心元器件，图1.2为n型MOSFET纵截面的示意图，n型即为电子是多数载流子。其中栅介质被包裹在金属-氧化物-半导体（MOS）的叠层结构中。图1.2MOSFET结构示意图Fig.1.2SchematicdiagramofMOSFETstructure选用高介电常数（high-k）材料充当栅介质，当其他条件都不变的情况下，我们讨论相比于SiO2栅介质，high-k栅介质薄膜的物理厚度被增加。如图1.3所示，栅介质被包裹在金属-氧化物-半导体的叠层结构中，其结构类似于平行板电容器。图1.3MOS结构示意图Fig.1.3MOSstructurediagram
安徽大学硕士学位论文3层，使用high-k栅介质材料来增加栅介质层的物理厚度成为必然，这样既可避免较大的泄漏电流，又能保持与硅衬底保持良好的接触性。1.3高k栅介质1.3.1等效氧化层厚度MOSFET是集成电路的核心元器件，图1.2为n型MOSFET纵截面的示意图，n型即为电子是多数载流子。其中栅介质被包裹在金属-氧化物-半导体（MOS）的叠层结构中。图1.2MOSFET结构示意图Fig.1.2SchematicdiagramofMOSFETstructure选用高介电常数（high-k）材料充当栅介质，当其他条件都不变的情况下，我们讨论相比于SiO2栅介质，high-k栅介质薄膜的物理厚度被增加。如图1.3所示，栅介质被包裹在金属-氧化物-半导体的叠层结构中，其结构类似于平行板电容器。图1.3MOS结构示意图Fig.1.3MOSstructurediagram
【参考文献】：
期刊论文
[1]X射线衍射进展简介[J]. 解其云,吴小山. 物理. 2012(11)
[2]X射线衍射分析的实验方法及其应用[J]. 胡林彦,张庆军,沈毅. 河北理工学院学报. 2004(03)
博士论文
[1]铪基高K及更高K氧化物在Si及InP上的沉积和性能研究[D]. 杨萌萌.北京有色金属研究总院 2013
硕士论文
[1]NMOS晶体管总剂量辐照效应的电流模型研究[D]. 黄建国.电子科技大学 2015
[2]钽掺杂铪基高k栅介质薄膜的离子束制备与表征[D]. 余涛.苏州大学 2011
[3]固体支撑模拟生物膜的制备与表征[D]. 吴明.浙江大学 2010
[4]基于多孔硅衬底的纳米薄膜材料的制备与表征[D]. 陈少强.华东师范大学 2005
本文编号：2937589
本文链接：https://www.wllwen.com/kejilunwen/cailiaohuaxuelunwen/2937589.html
