新型铪基氧化物薄膜的制备和铁电特性的研究
发布时间：2021-06-07 07:03
随着大规模集成电路产业不断向小型化发展的趋势,SiO2作为传统的CMOS结构的栅介质已经不能满足目前的需求。寻找新型铁电材料与硅基CMOS集成电路工艺良好的兼容性,使其对于集成铁电学的发展具有重要意义。铪基氧化物纳米薄膜具备高的介电常数（K25）、与CMOS集成工艺技术兼容、经特殊工艺处理后具备铁电性,使它成为新一代栅介质的潜在材料。本文选取氧化铪陶瓷靶和氧化钇陶瓷靶在TiN衬底上通过脉冲激光沉积法交替沉积制备HYO薄膜。主要研究了生长温度、钇元素的掺杂浓度、掺杂方式对HYO薄膜铁电特性的影响。实验中使用小角掠入式X射线衍射仪（GIXRD）、压电力显微镜（PFM）、透射电子显微镜（TEM）对薄膜的晶体结构、表面形貌、面间距、厚度、畴结构进行测量分析;利用X射线光电子能谱（XPS）分析薄膜中各元素的含量、比列及原子化合方式;使用铁电测试分析仪对薄膜电容器结构的极化曲线进行测量,E4980A精密LCR测试仪对薄膜电容大小和介电损耗的测量。研究结果如下:通过脉冲激光沉积法研究了不同生长温度（250℃、300℃、350℃）的HYO薄膜,随着生长温度的...
【文章来源】：上海师范大学上海市
【文章页数】：68 页
【学位级别】：硕士
【部分图文】：
微电子器件按照Moore定律发展示意图
上海师范大学硕士学位论文第1章绪论3断的缩小，硅片的使用面积不断增加，以及加工精度的提高和制备工艺的改善，从而导致集成电路的核心器件——MOSFET(Metal-Oxide-SemiconductorField-EffectTransistor,MOSFET)器件的尺寸也越来越校自从1995年至今，集成电路特征尺寸已经从微米级发展至纳米级，每次新制程的引入都会对大规模集成电路的性能、功耗以及发展动态有着深远的影响[9,10]。图1-2中展示的是现代处理器与美分硬币的体积对比，图1-3展示的则是单个金属栅极三极管。图1-2中左边展示的为骁龙820处理器，该处理器是美国高通公司在2016年研发完成，并采用高K栅介质与金属栅极晶体管，利用14nm工艺制备得到的。中间是高通公司的骁龙835处理器，该处理器于2017年上市并采用10nm工艺制备得到。与骁龙820处理器相比，采用10nm制备工艺的骁龙835处理器的核心面积大约减小为原来的65%，功耗也降低为原来的75%左右。如图1-3所示的晶体管，在骁龙835处理器中每平方毫米大约包含1亿个这样的晶体管。图1-2现代处理器与美分硬币体积对比图（由左至右分别是骁龙820、骁龙835处理器）图1-3单个高K金属栅极三极管图
上海师范大学硕士学位论文第1章绪论3断的缩小，硅片的使用面积不断增加，以及加工精度的提高和制备工艺的改善，从而导致集成电路的核心器件——MOSFET(Metal-Oxide-SemiconductorField-EffectTransistor,MOSFET)器件的尺寸也越来越校自从1995年至今，集成电路特征尺寸已经从微米级发展至纳米级，每次新制程的引入都会对大规模集成电路的性能、功耗以及发展动态有着深远的影响[9,10]。图1-2中展示的是现代处理器与美分硬币的体积对比，图1-3展示的则是单个金属栅极三极管。图1-2中左边展示的为骁龙820处理器，该处理器是美国高通公司在2016年研发完成，并采用高K栅介质与金属栅极晶体管，利用14nm工艺制备得到的。中间是高通公司的骁龙835处理器，该处理器于2017年上市并采用10nm工艺制备得到。与骁龙820处理器相比，采用10nm制备工艺的骁龙835处理器的核心面积大约减小为原来的65%，功耗也降低为原来的75%左右。如图1-3所示的晶体管，在骁龙835处理器中每平方毫米大约包含1亿个这样的晶体管。图1-2现代处理器与美分硬币体积对比图（由左至右分别是骁龙820、骁龙835处理器）图1-3单个高K金属栅极三极管图
【参考文献】：
期刊论文
[1]各大半导体巨头制程工艺发展近况解读[J]. Fison. 集成电路应用. 2016(04)
[2]中国集成电路设计产业的发展趋势[J]. 于宗光,黄伟. 半导体技术. 2014(10)
[3]高k栅介质材料的研究进展[J]. 杨智超. 赤峰学院学报(自然科学版). 2008(04)
本文编号：3216108
【文章来源】：上海师范大学上海市
【文章页数】：68 页
【学位级别】：硕士
【部分图文】：
微电子器件按照Moore定律发展示意图
上海师范大学硕士学位论文第1章绪论3断的缩小，硅片的使用面积不断增加，以及加工精度的提高和制备工艺的改善，从而导致集成电路的核心器件——MOSFET(Metal-Oxide-SemiconductorField-EffectTransistor,MOSFET)器件的尺寸也越来越校自从1995年至今，集成电路特征尺寸已经从微米级发展至纳米级，每次新制程的引入都会对大规模集成电路的性能、功耗以及发展动态有着深远的影响[9,10]。图1-2中展示的是现代处理器与美分硬币的体积对比，图1-3展示的则是单个金属栅极三极管。图1-2中左边展示的为骁龙820处理器，该处理器是美国高通公司在2016年研发完成，并采用高K栅介质与金属栅极晶体管，利用14nm工艺制备得到的。中间是高通公司的骁龙835处理器，该处理器于2017年上市并采用10nm工艺制备得到。与骁龙820处理器相比，采用10nm制备工艺的骁龙835处理器的核心面积大约减小为原来的65%，功耗也降低为原来的75%左右。如图1-3所示的晶体管，在骁龙835处理器中每平方毫米大约包含1亿个这样的晶体管。图1-2现代处理器与美分硬币体积对比图（由左至右分别是骁龙820、骁龙835处理器）图1-3单个高K金属栅极三极管图
上海师范大学硕士学位论文第1章绪论3断的缩小，硅片的使用面积不断增加，以及加工精度的提高和制备工艺的改善，从而导致集成电路的核心器件——MOSFET(Metal-Oxide-SemiconductorField-EffectTransistor,MOSFET)器件的尺寸也越来越校自从1995年至今，集成电路特征尺寸已经从微米级发展至纳米级，每次新制程的引入都会对大规模集成电路的性能、功耗以及发展动态有着深远的影响[9,10]。图1-2中展示的是现代处理器与美分硬币的体积对比，图1-3展示的则是单个金属栅极三极管。图1-2中左边展示的为骁龙820处理器，该处理器是美国高通公司在2016年研发完成，并采用高K栅介质与金属栅极晶体管，利用14nm工艺制备得到的。中间是高通公司的骁龙835处理器，该处理器于2017年上市并采用10nm工艺制备得到。与骁龙820处理器相比，采用10nm制备工艺的骁龙835处理器的核心面积大约减小为原来的65%，功耗也降低为原来的75%左右。如图1-3所示的晶体管，在骁龙835处理器中每平方毫米大约包含1亿个这样的晶体管。图1-2现代处理器与美分硬币体积对比图（由左至右分别是骁龙820、骁龙835处理器）图1-3单个高K金属栅极三极管图
【参考文献】：
期刊论文
[1]各大半导体巨头制程工艺发展近况解读[J]. Fison. 集成电路应用. 2016(04)
[2]中国集成电路设计产业的发展趋势[J]. 于宗光,黄伟. 半导体技术. 2014(10)
[3]高k栅介质材料的研究进展[J]. 杨智超. 赤峰学院学报(自然科学版). 2008(04)
本文编号：3216108
本文链接：https://www.wllwen.com/kejilunwen/cailiaohuaxuelunwen/3216108.html
