基于FPGA的声纳系统数据编码模块设计与研究

发布时间：2022-02-19 23:29

　　本文介绍了声纳系统数据进行以太网传输时编码模块的基本原理。重点阐述了以太网数据传输时CRC编码模块的设计方法,从理论上分析了CRC校验码的产生过程,并给出了在现场可编程门阵列（FPGA）上实现CRC校验码的仿真结果,从而根据以太网帧协议对声纳系统数据进行组帧,通过光纤传输至信号处理模块。本方案能够满足声纳系统数据通信的高速性、可靠性要求,具有广泛的模块化应用背景。 

【文章来源】：电子技术与软件工程. 2020,(14)

【文章页数】：3 页

【文章目录】：
1 设计概述
2 CRC编码模块的FPGA实现
    2.1 CRC校验的基本原理
    2.2 CRC校验码的实现方法
        2.2.1 串行实现方法
        2.2.2 并行实现方法
    2.3 CRC校验码的FPGA实现
3 以太网组帧模块的实现
4 结论


【参考文献】：
期刊论文
[1]宽带中频测控信号记录回放系统设计与实现[J]. 马宏,史学书.  装备学院学报. 2014(04)
[2]CRC校验在以太网电路障碍处理中的应用和引发的思考[J]. 陈登财,孙永胜.  数字技术与应用. 2013(12)
[3]光电电流互感器高压侧编码模块的设计[J]. 于光平,蔡奇峰,李岩,王胜辉,沈洋.  微计算机信息. 2008(35)



本文编号：3633835