基于FPGA的船舶电网电能质量监测分析装置研制

发布时间：2017-09-03 21:13

  本文关键词：基于FPGA的船舶电网电能质量监测分析装置研制

  更多相关文章： 船舶电网 电能质量 监测分析装置 FPGA FFT Verilog

【摘要】：当代船舶向大型化、智能化的目标发展，使船舶电力系统的大小和密度持续增加，在安全性、可靠性、经济性方面对船舶电力系统的要求越来越高。然而，各种非线性电力负载的大量使用，给船舶电网带来了谐波电力污染，这往往导致船舶电网电能质量恶化。于是，如何改进船舶电网电能质量，保障船舶电力系统正常运转，已成为船舶工业关注的焦点。为了提高船舶电网的可观测性，本文对船舶电网的电能质量进行了研究，研制了一个基于FPGA的船舶电网电能质量监测分析装置，可实时监测船舶电网电能质量参数。 监测分析装置的外围硬件有信号预处理电路、过零检测电路、锁相倍频电路和模数转换芯片ADS8364。数字逻辑硬件有Verilog频率监测电路，并行6通道128点FFT处理机作为计算引擎的Verilog数字逻辑系统。信号预处理电路经过互感器变换、数字滤波和电平提升，将三相电网电压电流转换成可被ADS8364接受的交流小电压信号。三相电压通过运放叠加后形成的信号作为过零检测电路的输入，其输出与电网频率一致的方波信号，该方波信号经锁相倍频电路，产生128倍频的脉冲信号用来触发AD采样和转换。Verilog频率监测电路在1s的闸门信号内对过零检测电路输出的方波脉冲进行计数，计数结果即为电网频率，并通过两个七段数码管显示测频结果。并行6通道128点FFT处理机作为计算引擎的Verilog系统实现对ADS8364的采样与转换，缓存AD转换结果，，接着进行FFT变换，最后将FFT变换输出的数据缓存到输出双口RAM中，此过程在一个有限状态机的控制下循环进行。 当FFT变换输出的数据卸载完成后，将产生一个高电平信号作为MicroBlaze软核外部中断。电流有效值、电压有效值、有功功率、无功功率、功率因数和各次谐波幅值占有率等的数值计算在软核MicroBlaze中完成，计算结果通过LCD实时显示。 最后，本文对监测分析装置的实验结果进行了分析，实验结果证明了设计方案的正确性。另外，对监测分析装置与标准仪表进行了部分参数对比测试，测试结果表明该监测分析装置满足测量精度的要求。
【关键词】：船舶电网 电能质量 监测分析装置 FPGA FFT Verilog
【学位授予单位】：江苏科技大学
【学位级别】：硕士
【学位授予年份】：2014
【分类号】：U665.12
【目录】：

• 摘要2-3
• Abstract3-9
• 第1章 绪论9-13
• 1.1 课题的背景和研究意义9-10
• 1.2 国内外研究现状10-12
• 1.2.1 电网电能质量的研究现状10
• 1.2.2 船舶电网电能质量的研究现状10-11
• 1.2.3 电能质量监测分析装置的研究现状11-12
• 1.3 论文主要工作12-13
• 第2章 船舶电力系统及其电能质量指标的测量13-23
• 2.1 船舶电力系统13-14
• 2.1.1 船舶电力系统的组成13-14
• 2.1.2 船舶电力系统的基本电气参数14
• 2.2 船舶电网电能质量标准14-16
• 2.2.1 陆上电网电能质量标准14-16
• 2.2.2 船舶电网电能质量标准16
• 2.3 船舶电网电能质量参数测量方法16-22
• 2.3.1 电压、电流有效值的测量方法16-17
• 2.3.2 功率及功率因数的测量方法17-18
• 2.3.3 频率的测量方法18
• 2.3.4 电能质量参数的测量方法18-20
• 2.3.5 基于 FFT 算法的谐波检测20-22
• 2.4 本章小结22-23
• 第3章 系统硬件设计23-39
• 3.1 设计方案23-24
• 3.2 主要元器件的选型24-29
• 3.2.1 互感器选型24-25
• 3.2.2 滤波芯片选型25-26
• 3.2.3 AD 选型26-27
• 3.2.4 FPGA 选型27-29
• 3.3 主要硬件电路的设计29-36
• 3.3.1 信号调理电路29-31
• 3.3.2 过零检测电路31-32
• 3.3.3 锁相倍频电路32-33
• 3.3.4 AD 转换电路33-34
• 3.3.5 FPGA 芯片34-35
• 3.3.6 电源电路35-36
• 3.4 印制电路板的制作36-38
• 3.4.1 原理图设计36
• 3.4.2 PCB 设计36-37
• 3.4.3 硬件电路的调试37-38
• 3.5 本章小结38-39
• 第4章 Verilog 设计39-61
• 4.1 FPGA 数字逻辑设计介绍39-40
• 4.1.1 FPGA 开发流程39-40
• 4.1.2 硬件描述语言40
• 4.2 频率监测电路的 Verilog 设计40-45
• 4.2.1 分频子模块的 Verilog 设计41-42
• 4.2.2 脉冲上升沿检测子模块的 Verilog 设计42
• 4.2.3 4 比特加法计数器子模块的 Verilog 设计42-43
• 4.2.4 BCD 译码器子模块的 Verilog 设计43
• 4.2.5 顶层模块的 Verilog 设计43-45
• 4.3 并行 6 通道 128 点 FFT 处理机作为计算引擎的 Verilog 系统设计45-56
• 4.3.1 脉冲展宽子模块的 Verilog 设计47-48
• 4.3.2 6 比特移位寄存器子模块的 Verilog 设计48-49
• 4.3.3 6 选 1 选择器子模块的 Verilog 设计49-50
• 4.3.4 并行 6 通道 128 点 FFT 子模块的配置50-51
• 4.3.5 双口 RAM 子模块的配置51-52
• 4.3.6 有限状态机子模块的 Verilog 设计52-56
• 4.4 参数计算56-58
• 4.4.1 MicroBlaze 软核处理器56-57
• 4.4.2 电网电能质量参数的数值计算57-58
• 4.5 本章小结58-61
• 第5章 监测分析终端测试61-67
• 5.1 监测分析终端功能介绍61-62
• 5.2 监测分析终端测量结果对比62-64
• 5.3 监测分析终端测量误差分析64-65
• 5.4 本章小结65-67
• 总结与展望67-69
• 全文总结67
• 展望67-69
• 参考文献69-73
• 攻读硕士学位期间发表的学术论文目录73-75
• 致谢75-77
• 附录77-104
• 详细摘要104-109

【参考文献】

中国期刊全文数据库 前5条

1 刘开培,张俊敏,陈艳慧;基于重采样的三相谐波检测瞬时无功功率法[J];电力系统自动化;2003年12期

2 单超;王萍;朱爱民;万娟;;基于Microblaze软核的嵌入式系统设计[J];单片机与嵌入式系统应用;2011年03期

3 许晓彦;石晴晴;;电力推进船舶电网提高电能质量方法研究[J];电气技术;2010年08期

4 杨海钢;孙嘉斌;王慰;;FPGA器件设计技术发展综述[J];电子与信息学报;2010年03期

5 茅文铭;王恒斌;陈军;;基于LPC2478的三相电力监测仪[J];南京信息工程大学学报(自然科学版);2011年05期

本文编号：787355