基于FPGA的有源配电网实时仿真器I/O接口设计
发布时间：2021-12-27 21:49
分布式电源、电动汽车及需求侧响应资源的广泛接入使有源配电网动态特性变得更加复杂。对基于实时仿真的有源配电网硬件在环仿真提出了新的需求和挑战。基于FPGA（field programmable gate array）的有源配电网实时仿真器具有仿真步长小、仿真精度高、I/O接口丰富、易于扩展、成本低等优点。面向基于FPGA的有源配电网实时仿真器的多种通信需求,以FPGA自身硬件结构为基础,提出了基于FPGA的有源配电网实时仿真I/O接口的设计框架,并设计了用于接收外部设备模拟信号、具有数字滤波功能的高精度通用A/D接口,用于仿真结果输出的通用D/A接口以及用于实现多FPGA全双工通信的高速光模块接口。同时,针对含光伏发电的有源配电网实现了3μs步长的实时仿真测试,其光照强度信号由光照采集器通过A/D接口输入到仿真器中,仿真结果经由D/A接口输出到示波器显示,通过与PSCAD/EMTDC软件仿真结果的对比,充分验证了I/O接口设计的有效性和正确性。
【文章来源】：中国电机工程学报. 2017,37(12)北大核心EICSCD
【文章页数】：10 页
【部分图文】：
/D接口设计
钥闯觯現IR滤波的运算可以充分利用FPGA的高度并行结构和流水线工作方式，如图4所示，由乘法器和加法器实现。仿真开始时，仿真器由转换时钟控制持续接收A/D转换结果，并通过流水线的工作模式将数据窗长为n的转换结果存入到RAMx中，滤波开始时，将从RAMx中读取的转换数据x和从ROMh读取对应的抽头系数h进行乘法和加法运算，求出该时刻的滤波结果y，并RAMxRAMhRAMxRAMhRAMy10()()()Niynhixni==∑h(n1)x(1)h(0)x(n)y(n)××+开始信号FIR滤波实现模块图4FIR滤波的设计Fig.4DesignoftheFIRfilter
第12期李鹏等：基于FPGA的有源配电网实时仿真器I/O接口设计3413存入到RAMy。每完成一次FIR滤波，需要进N次乘法和N1次加法。2.3D/A接口为实现将实时仿真器的数字量仿真结果输出到外部模拟设备中进行处理和分析，本文设计了一种高速通用的D/A接口。D/A板卡的驱动及仿真接口设计如图5所示。图5D/A接口设计Fig.5DesignoftheD/Aconverterinterface其中，D/A芯片由D/A驱动时钟clk_da驱动，D/A使能信号oe_da由FPGA给出，确保了D/A板卡能够持续将数字形式的仿真结果输入到D/A芯片中，转化为模拟信号并输出到外部的模拟设备中。考虑到仿真器输出的数字信号out_ch为单精度浮点数，需先将该信号转换成符合D/A芯片位数的定点数，再输出到D/A芯片中。同时，将写地址设置成循环状态，使得仿真结果不断被写入到双速率RAM中，而D/A芯片将根据驱动时钟clk_ad适时地读取已写入的数据。采用双速率RAM是为了实现仿真时钟域和D/A时钟域的对接。在每个仿真时步的开始，浮点数定点数转换模块因检测到开始信号sta拉高而工作，从而确保仿真器输出的数字信号out_ch被转换成定点数信号。而双速率RAM工作原理同前文相似，这里将不再赘述。待数据存入双速率RAM后，D/A芯片将读取对应该时步的定点数形式的仿真结果，并将转换后的模拟信号输出到外部的模拟设备中去。2.4光模块接口考虑到光纤技术在通讯能力和抗干扰方面的优势，本文设计了一种用于多FPGA全双工通信的光模块接口。该接口可以完成FPGA内部电信号和外部光信号的相互转换，进而实现多FPGA间的高速数字信号传输。1）光模块接口的物理连接设计。考虑到基于多FPGA的有源配电网暂态仿真对高速率、高质量的数据通讯的要求，本文选用高速可插拔QSFP(quadsmallform-factorpluggable)光收
【参考文献】：
期刊论文
[1]基于FPGA的光伏发电系统暂态实时仿真[J]. 王成山,丁承第,李鹏,王智颖,林盾,邢峰. 电力系统自动化. 2015(12)
[2]基于状态变量分析的有源配电网电磁暂态仿真自动建模方法[J]. 于浩,李鹏,王成山,丁承第,富晓鹏,俞悦,邢峰. 电网技术. 2015(06)
[3]基于实时数字仿真的微电网数模混合仿真实验平台[J]. 刘一欣,郭力,李霞林,王成山. 电工技术学报. 2014(02)
[4]基于FPGA的配电网暂态实时仿真研究（二）:系统架构与算例验证[J]. 王成山,丁承第,李鹏,于浩. 中国电机工程学报. 2014(04)
[5]基于FPGA的配电网暂态实时仿真研究（一）:功能模块实现[J]. 王成山,丁承第,李鹏,于浩. 中国电机工程学报. 2014(01)
[6]基于RTDS的模块化多电平换流器子模块等效模型[J]. 刘崇茹,林雪华,李海峰,程晓绚,涂小刚,罗海云. 电力系统自动化. 2013(12)
[7]电力系统数字混合仿真技术综述[J]. 柳勇军,闵勇,梁旭. 电网技术. 2006(13)
博士论文
[1]基于FPGA的有源配电网实时仿真方法研究[D]. 丁承第.天津大学 2014
本文编号：3552798
【文章来源】：中国电机工程学报. 2017,37(12)北大核心EICSCD
【文章页数】：10 页
【部分图文】：
/D接口设计
钥闯觯現IR滤波的运算可以充分利用FPGA的高度并行结构和流水线工作方式，如图4所示，由乘法器和加法器实现。仿真开始时，仿真器由转换时钟控制持续接收A/D转换结果，并通过流水线的工作模式将数据窗长为n的转换结果存入到RAMx中，滤波开始时，将从RAMx中读取的转换数据x和从ROMh读取对应的抽头系数h进行乘法和加法运算，求出该时刻的滤波结果y，并RAMxRAMhRAMxRAMhRAMy10()()()Niynhixni==∑h(n1)x(1)h(0)x(n)y(n)××+开始信号FIR滤波实现模块图4FIR滤波的设计Fig.4DesignoftheFIRfilter
第12期李鹏等：基于FPGA的有源配电网实时仿真器I/O接口设计3413存入到RAMy。每完成一次FIR滤波，需要进N次乘法和N1次加法。2.3D/A接口为实现将实时仿真器的数字量仿真结果输出到外部模拟设备中进行处理和分析，本文设计了一种高速通用的D/A接口。D/A板卡的驱动及仿真接口设计如图5所示。图5D/A接口设计Fig.5DesignoftheD/Aconverterinterface其中，D/A芯片由D/A驱动时钟clk_da驱动，D/A使能信号oe_da由FPGA给出，确保了D/A板卡能够持续将数字形式的仿真结果输入到D/A芯片中，转化为模拟信号并输出到外部的模拟设备中。考虑到仿真器输出的数字信号out_ch为单精度浮点数，需先将该信号转换成符合D/A芯片位数的定点数，再输出到D/A芯片中。同时，将写地址设置成循环状态，使得仿真结果不断被写入到双速率RAM中，而D/A芯片将根据驱动时钟clk_ad适时地读取已写入的数据。采用双速率RAM是为了实现仿真时钟域和D/A时钟域的对接。在每个仿真时步的开始，浮点数定点数转换模块因检测到开始信号sta拉高而工作，从而确保仿真器输出的数字信号out_ch被转换成定点数信号。而双速率RAM工作原理同前文相似，这里将不再赘述。待数据存入双速率RAM后，D/A芯片将读取对应该时步的定点数形式的仿真结果，并将转换后的模拟信号输出到外部的模拟设备中去。2.4光模块接口考虑到光纤技术在通讯能力和抗干扰方面的优势，本文设计了一种用于多FPGA全双工通信的光模块接口。该接口可以完成FPGA内部电信号和外部光信号的相互转换，进而实现多FPGA间的高速数字信号传输。1）光模块接口的物理连接设计。考虑到基于多FPGA的有源配电网暂态仿真对高速率、高质量的数据通讯的要求，本文选用高速可插拔QSFP(quadsmallform-factorpluggable)光收
【参考文献】：
期刊论文
[1]基于FPGA的光伏发电系统暂态实时仿真[J]. 王成山,丁承第,李鹏,王智颖,林盾,邢峰. 电力系统自动化. 2015(12)
[2]基于状态变量分析的有源配电网电磁暂态仿真自动建模方法[J]. 于浩,李鹏,王成山,丁承第,富晓鹏,俞悦,邢峰. 电网技术. 2015(06)
[3]基于实时数字仿真的微电网数模混合仿真实验平台[J]. 刘一欣,郭力,李霞林,王成山. 电工技术学报. 2014(02)
[4]基于FPGA的配电网暂态实时仿真研究（二）:系统架构与算例验证[J]. 王成山,丁承第,李鹏,于浩. 中国电机工程学报. 2014(04)
[5]基于FPGA的配电网暂态实时仿真研究（一）:功能模块实现[J]. 王成山,丁承第,李鹏,于浩. 中国电机工程学报. 2014(01)
[6]基于RTDS的模块化多电平换流器子模块等效模型[J]. 刘崇茹,林雪华,李海峰,程晓绚,涂小刚,罗海云. 电力系统自动化. 2013(12)
[7]电力系统数字混合仿真技术综述[J]. 柳勇军,闵勇,梁旭. 电网技术. 2006(13)
博士论文
[1]基于FPGA的有源配电网实时仿真方法研究[D]. 丁承第.天津大学 2014
本文编号：3552798
本文链接：https://www.wllwen.com/kejilunwen/dianlidianqilunwen/3552798.html
