基于UVM的UART系统级验证平台设计

发布时间：2017-10-11 01:25

  本文关键词：基于UVM的UART系统级验证平台设计

  更多相关文章： 系统级验证 UART SOPC芯片 SystemVerilog UVM

【摘要】：近年来,随着集成电路的规模和复杂度的提升,验证工作的难度不断增加。验证的完备性和验证效率的提升成为了验证工作的关键难点,传统的验证语言已经远远不能满足当前对集成电路验证的需求。本文主要针对一个通用异步收发传输器(Universal Asynchronous Receiver/Transmitter, UART)模块的系统级验证平台的设计进行了研究。该UART模块处于一款信息处理的片上可编程系统(System On a Programmable Chip, SOPC)芯片之中。本验证平台在充分利用通用验证方法学(Universal Verification Methodology, UVM)中的工厂(factory)机制、序列(sequence)机制、相(phase)机制以及寄存器模型等的基础上,根据系统级验证需求将平台分成系统级组件和UART模块通用验证组件(Universal Verification Component, UVC)这两层,其中系统级组件包括系统顶层、系统环境以及系统配置组件等。在系统级验证平台和SOPC芯片系统的软硬件交互方面,本文采用通用输入输出(General Purpose Input Output, GPIO)接口与验证平台互发中断的方式让系统级验证平台与芯片进行握手操作,并使用静态随机存储器(Static Random Access Memory, SRAM)进行系统数据的存储。另外,本文通过功能仿真来说明了整个系统级验证平台的数据通路,并通过搭建UART模块的通用验证组件、将该模块验证组件集成到系统级验证环境中以及进行该模块的系统级验证这三大步来分析说明本系统级验证平台的可使用性。最后,给出了UART模块系统级验证的覆盖率统计结果,其中包括代码覆盖率和功能覆盖率。本课题所设计的系统级验证平台以及编写的JART模块通用验证组件已在作者所实习的公司的项目中得到应用,且本文中UART模块所在的SOPC芯片已进入流片阶段。同时,本文所提出的软硬件交互方法能够有效解决验证平台与待验证的设计之间的信息沟通问题,可供相关验证人员参考。
【关键词】：系统级验证 UART SOPC芯片 SystemVerilog UVM
【学位授予单位】：东南大学
【学位级别】：硕士
【学位授予年份】：2016
【分类号】：TN407
【目录】：

• 摘要4-5
• Abstract5-12
• 第1章 绪论12-16
• 1.1 课题背景与意义12
• 1.2 国内外研究现状12-13
• 1.3 研究内容与设计指标13
• 1.3.1 研究内容13
• 1.3.2 设计要求13
• 1.4 论文组织13-16
• 第2章 UVM验证方法学原理16-26
• 2.1 SystemVerilog概述16-17
• 2.2 UVM原理17-25
• 2.2.1 UVM的相机制19-20
• 2.2.2 UVM的序列机制20-22
• 2.2.3 UVM的寄存器模型22-23
• 2.2.4 UVM的工厂机制23-25
• 2.3 本章小结25-26
• 第3章 UART模块介绍及其系统级验证分析26-36
• 3.1 UART模块所在的SOPC芯片介绍26-28
• 3.2 UART模块介绍28-30
• 3.3 系统级验证分析30-34
• 3.3.1 系统级验证的流程30-33
• 3.3.2 系统级验证平台的功能特点33-34
• 3.4 本章小结34-36
• 第4章 UART系统级验证平台的设计36-72
• 4.1 系统级验证平台架构36
• 4.2 系统级验证目录36-38
• 4.3 系统级验证平台组件的设计38-45
• 4.3.1 系统顶层(sys_test_top)的设计38-40
• 4.3.2 系统环境(sys_env)的设计40-44
• 4.3.3 其他系统组件的设计44-45
• 4.4 UART模块验证组件的设计与集成45-63
• 4.4.1 UART模块验证组件的设计45-60
• 4.4.2 UART模块验证组件的集成60-63
• 4.5 软硬件交互方法63-70
• 4.5.1 一般的软硬件交互方法63-66
• 4.5.2 本平台采用的软硬件交互方法66-70
• 4.6 本章小结70-72
• 第5章 验证结果分析72-84
• 5.1 系统数据通路分析72-76
• 5.2 UART模块系统级验证结果分析76-82
• 5.2.1 UART模块系统级验证结果分析76-81
• 5.2.2 UART模块系统级验证的覆盖率收集和分析81-82
• 5.3 本章小结82-84
• 第6章 总结与展望84-86
• 6.1 总结84
• 6.2 展望84-86
• 参考文献86-88
• 攻读硕士学位期间发表的论文88-89
• 致谢89

【相似文献】

中国期刊全文数据库 前10条

1 屈玉峰;郭亮;冯根宝;;搭建基于E语言参考模型的验证平台[J];中国集成电路;2005年09期

2 詹文法,马俊,张溯,许修兵;一种可重用的验证平台结构[J];微机发展;2005年03期

3 詹文法;李丽;程作仁;张溯;;一种基于总线的可重用验证平台研究[J];电子技术应用;2006年05期

4 期彤;;新思科技设计系统、验证平台双线出击[J];电子设计应用;2009年05期

5 张健;黄蓓;王玉艳;;交换控制电路功能验证平台设计[J];计算机工程;2006年16期

6 万超;申敏;张亚楠;;通道在层次化验证平台中的应用[J];电子测试;2007年05期

7 袁艳;申敏;;覆盖率技术的提高在RVM层次化验证方法中的应用[J];电子测试;2008年01期

8 宋秀兰;吴晓波;;高性能验证平台设计与搭建[J];电子器件;2008年06期

9 刘芳;谢峥;连志斌;王新安;;一种可重构的通用总线接口验证平台的研究及实现[J];电子器件;2011年03期

10 王红卫;占杨林;梁利平;;以覆盖率为导向的自动化验证平台[J];电子测试;2013年05期

中国重要会议论文全文数据库 前6条

1 王立胜;王秉臣;朱波;朱智超;赖安学;;基于大型飞行器的信息系统仿真验证平台设计[A];中国宇航学会深空探测技术专业委员会第十届学术年会论文集[C];2013年

2 华静;;虚拟化技术构建金融云业务验证平台[A];2013年中国通信学会信息通信网络技术委员会年会论文集[C];2013年

3 徐文进;田泽;;基于AFDX-ES SOC验证平台的向量中断控制器验证研究[A];第十六届计算机工程与工艺年会暨第二届微处理器技术论坛论文集[C];2012年

4 淮治华;田泽;赵强;韩炜;;基于DSP的SoC FPGA原型验证平台的构建与应用[A];第十五届计算机工程与工艺年会暨第一届微处理器技术论坛论文集（A辑）[C];2011年

5 陈小龙;荆涛;;如何在FPGA或ASIC设计中用TCL为HDL模型搭建自动验证平台[A];全国第一届嵌入式技术联合学术会议论文集[C];2006年

6 iJ淑媚;灻斐章;周佩廷;R壭憔，

本文编号：1009728