基于QCA的全加器设计与应用研究

发布时间：2017-10-30 03:26

  本文关键词：基于QCA的全加器设计与应用研究

  更多相关文章： 量子元胞自动机 时钟方案 改进的五输入择多门 全加器 加法器 乘法器

【摘要】：近年来,集成电路技术飞速发展。随着器件特征尺寸进入纳米量级,出现了一系列诸如漏电流、高功耗、复杂布线与串扰等非理想现象,严重影响了集成电路的发展,因此需要有新的技术来取代CMOS技术。科研人员研发出多种新型的纳米器件如量子元胞自动机(Quantum-dot cellular automata, QCA)、单电子晶体管、共振隧穿二极管等。其中,量子元胞自动机以其独特的结构特性和组装形式提供了一种全新的计算和信息处理模式。与经典电路相比,QCA电路功耗更低、集成度更高、运算速度更快,种种优点使其成为最有可能取代传统CMOS技术的纳米技术。目前,QCA电路已被广泛研究,传统电路中的存储器、触发器、加法器、乘法器等电路已经可以实现,而且由QCA搭建的FPGA系统也有所发展。本文主要致力于QCA全加器的设计与应用研究。首先是对QCA的基础知识进行介绍,然后对QCA电路中的时钟方案进行归纳总结。最后通过前期对QCA电路设计以及基本逻辑单元的研究分析,对原有的五输入择多门提出改进并运用到全加器电路中。结果表明本文所设计的全加器不但稳定性强,而且在元胞数目以及电路占用面积上都有优势。在此基础上,进一步研究全加器在数字电路中的应用,将全加器运用到大规模电路中,包括多位加法器以及乘法器。结果表明电路不仅能实现正确的功能,而且比以往的电路性能更好。
【关键词】：量子元胞自动机 时钟方案 改进的五输入择多门 全加器 加法器 乘法器
【学位授予单位】：合肥工业大学
【学位级别】：硕士
【学位授予年份】：2016
【分类号】：TN402
【目录】：

• 致谢7-8
• 摘要8-9
• ABSTRACT9-15
• 第一章 绪论15-19
• 1.1 课题背景15-16
• 1.2 目前研究进展16-17
• 1.3 研究内容以及章节安排17-19
• 第二章 QCA简介19-35
• 2.1 元胞19-21
• 2.1.1 四量子点的元胞19-20
• 2.1.2 五量子点的元胞20-21
• 2.2 元胞之间的响应21-23
• 2.3 时钟23-25
• 2.3.1 时钟的第一阶段：switch24
• 2.3.2 时钟的第二阶段：hold24
• 2.3.3 时钟的第三阶段：release24
• 2.3.4 时钟的第四阶段：relax24-25
• 2.4 QCA电路设计的仿真软件25-26
• 2.4.1 数字仿真引擎25
• 2.4.2 非线性逼近仿真引擎25-26
• 2.4.3 双稳态仿真引擎26
• 2.4.4 仿真引擎的总结26
• 2.5 QCA电路的基本单元26-32
• 2.5.1 直线传输线26-27
• 2.5.2 弯角传输线27-28
• 2.5.3 扇出传输线28
• 2.5.4 反相器28-29
• 2.5.5 三输入择多门29-31
• 2.5.6 五输入择多门31-32
• 2.6 信息传递过程中的交叉32-34
• 2.6.1 共面交连32-33
• 2.6.2 异面交连33
• 2.6.3 两种交联结构的比较33-34
• 2.7 本章小结34-35
• 第三章 QCA电路的时钟方案35-40
• 3.1 一维时钟方案35-36
• 3.2 二维时钟方案36-39
• 3.2.1 普通二维时钟方案36-37
• 3.2.2 改进型二维时钟方案37-39
• 3.3 无规律时钟方案39
• 3.4 本章小结39-40
• 第四章 QCA电路的应用40-51
• 4.1 组合逻辑电路40-45
• 4.1.1 二进制转格雷码电路40-43
• 4.1.2 多路数据选择器43-45
• 4.2 时序逻辑电路45-50
• 4.2.1 触发器45-47
• 4.2.2 存储器47-50
• 4.3 本章小结50-51
• 第五章 基于改进五输入择多门QCA全加器设计以及应用51-67
• 5.1 改进的五输入择多门51-52
• 5.2 改进的五输入择多门构建全加器52-54
• 5.3 全加器的稳定性54-58
• 5.4 全加器的应用58-65
• 5.4.1 加法器58-60
• 5.4.2 乘法器60-65
• 5.5 本章小结65-67
• 第六章 总结与展望67-68
• 6.1 本文总结67
• 6.2 展望67-68
• 参考文献68-72
• 攻读硕士学位期间的学术活动及成果情况72

【相似文献】

中国期刊全文数据库 前10条

1 胡全连;全加器的设计及比较[J];南昌航空工业学院学报(自然科学版);2001年04期

2 吴昆,马雷;量子全加器构造的探讨[J];量子电子学报;2004年01期

3 付春平;谈全加器在组合电路中的应用[J];职大学报(自然科学版);2004年02期

4 吕虹,张海峰;一种高速全加器运算单元[J];华东理工大学学报;2004年06期

5 汪宇飞;郑鑫;;一种新的全加器设计方案[J];科学技术与工程;2006年11期

6 张爱华;夏银水;;面向低功耗的全加器优化设计[J];微电子学;2007年04期

7 周德金;孙锋;于宗光;;高性能全加器设计技术研究[J];电子与封装;2008年01期

8 江耀曦;高剑;;基于多数决定逻辑非门的低功耗全加器设计[J];现代电子技术;2010年16期

9 张南生;蔡理;冯朝文;;基于量子元胞自动机容错全加器的设计[J];微电子学与计算机;2010年11期

10 雷路路;沈继忠;;低功耗CMOS三值四输入全加器设计及其应用[J];浙江大学学报(理学版);2011年03期

中国硕士学位论文全文数据库 前3条

1 刘帅;基于QCA的全加器设计与应用研究[D];合肥工业大学;2016年

2 赵军红;集成式高性能低功耗Quasi-Pseudo-NMOS/DT-CPL-TG全加器电路设计[D];西安电子科技大学;2005年

3 田喜贺;纳米级CMOS高速低功耗加法器设计研究[D];西安电子科技大学;2010年

，

本文编号：1115913