基于TSV绑定的三维芯片测试优化策略
本文关键词:基于TSV绑定的三维芯片测试优化策略
【摘要】:本文提出一种三维片上系统(3D So C)的测试策略,针对硅通孔(TSV,Through Silicon Vias)互连技术的3D So C绑定中和绑定后的测试进行优化,由于测试时间和用于测试的TSV数目都会对最终的测试成本产生很大的影响,本文的优化策略在有效降低测试时间的同时,还可以控制测试用的TSV数目,从而降低了测试成本.实验结果表明,本文的测试优化策略与同类仅考虑降低测试时间的策略相比,可以进一步降低约20%的测试成本.
【作者单位】: 清华大学计算机系;清华大学软件学院;
【基金】:国家高技术研究发展计划(863计划)课题(No.2009AA01Z129)
【分类号】:TN407
【正文快照】: 1引言近些年随着片上系统(So C,System on Chip)的发展越来越快,片上系统已经到了一个性能的瓶颈,主要是归结于电路的延迟越来越大,功耗越来越高.为了延续摩尔定律[1],三维(3D,3 Dimensional)集成技术日趋成为了一个很有前景的解决方案.首先,三维集成技术可以通过利用硅通孔(T
【相似文献】
中国期刊全文数据库 前10条
1 王敏;张虹;闫鹏;;有效消减测试成本的并行技术分析[J];计算机与数字工程;2010年09期
2 Alexander Braun;;降低测试成本,提高吞吐率[J];集成电路应用;2008年09期
3 武勇;;如何降低PCB光板测试成本[J];印制电路信息;2009年S1期
4 John Lukez;以低廉的测试成本和灵活的测试结构测试混合信号器件[J];半导体技术;2005年01期
5 Mike Kondrat;;新的测试程序开发方法降低了测试成本[J];中国集成电路;2002年11期
6 Mike Kondrat;通过高效的测试程序开发控制日益增长的非资金测试成本[J];半导体技术;2003年05期
7 Andrew Armutat;适合电子制造商使用的、测试成本更低的新型序列式测试仪器[J];电子质量;2005年04期
8 陈绪;;以低廉的测试成本和灵活的测试结构测试混合信号器件[J];中国集成电路;2003年06期
9 John Lukez;以低廉的测试成本和灵活的测试结构测试混合信号器件[J];半导体技术;2005年02期
10 毛世鑫;郭世泽;;降低存储器件的测试成本[J];电子测试;1998年07期
中国重要报纸全文数据库 前7条
1 安捷伦科技有限公司;手机制造商如何降低测试成本[N];中国电子报;2007年
2 彭芳;降低网络测试成本[N];中国计算机报;2001年
3 ;降低测试成本,,产业组织试图制订ATE外围接口标准[N];电子报;2007年
4 刘斌 杨育平;氮气发声器测试技术安全环保测试成本低[N];中国石化报;2009年
5 南通富士通微电子有限公司 曹清波;IC测试新要求:两高两低[N];中国电子报;2004年
6 罗德与施瓦茨中国有限公司 盛小风;R&S助推低廉多标准终端[N];通信产业报;2010年
7 科利登公司混合信号消费品市场部总监 Steve Jennings;如何降低SOC测试成本[N];中国电子报;2004年
中国硕士学位论文全文数据库 前2条
1 董婷婷;低测试成本芯片的ATE和板级测试研究[D];复旦大学;2013年
2 韩剑坡;PCU03-ABS芯片A/D模块测试程序开发[D];天津大学;2007年
本文编号:1147420
本文链接:https://www.wllwen.com/kejilunwen/dianzigongchenglunwen/1147420.html