NBTI效应对数字集成电路组合逻辑延迟的影响研究

发布时间：2017-12-02 14:25

  本文关键词：NBTI效应对数字集成电路组合逻辑延迟的影响研究

  更多相关文章： NBTI效应 延迟退化 反应-扩散模型 组合逻辑电路 路径解析

【摘要】：深纳米量级的工艺下,器件特征尺寸的减小对集成电路的可靠性设计提出了更高的要求。低电场下的负偏压温度不稳定(NBTI)效应已然成为影响电路性能的一项重要失效机制。对于数字电路中的逻辑器件而言,长期受到负偏压会导致器件的阈值电压发生10%以上的偏移,引起电路延迟时间的退化。当栅氧化层厚度降至3nm以下,NBTI效应更成为了限制电路寿命最主要的因素。因此,对数字逻辑电路中NBTI效应的影响研究迫在眉睫。本文基于优化的门级NBTI反应-扩散模型,对数字组合逻辑电路和时序逻辑电路受NBTI效应的影响进行了研究与分析,设计了考虑NBTI效应情况下电路延迟时间退化的系统性计算方法。主要工作和成果有：1.确立门级NBTI模型,计算NBTI效应影响下器件的阈值电压漂移量,并对数字逻辑电路中的各个逻辑门电路进行考虑阈值电压漂移的延迟退化仿真,并采用函数进行数据拟合,给出逻辑门电路延迟退化的基本计算方法。2.基于延迟时间的传递,提出考虑NBTI效应的数字逻辑门路径延迟退化计算思路,对由基本逻辑门串联而成的逻辑电路路径进行考虑NBTI效应的延迟退化分析。3.根据组合逻辑电路Verilog网表的语法特征,编写程序设计电路结构解析器,将组合逻辑电路的路径信息进行解析。设计逻辑电路NBTI退化分析器,计算整个组合逻辑电路所有路径由于NBTI效应导致的延迟退化,并以用户界面的形式呈现,提供对任意组合逻辑电路进行一键式路径解析分析、NBTI退化计算、关键路径识别、最大延迟计算的整套思路。4.对D触发器进行考虑阈值电压漂移的延迟退化仿真和数据拟合,将逻辑路径延迟退化计算的思路引入时序逻辑,提供计算NBTI效应对时序逻辑电路延迟退化影响的系统性方法。
【学位授予单位】：华东师范大学
【学位级别】：硕士
【学位授予年份】：2016
【分类号】：TN431.2

【相似文献】

中国期刊全文数据库 前10条

1 唐广芝;关于组合逻辑电路的教学体会[J];现代技能开发;2003年03期

2 张京英;组合逻辑电路中的竞争冒险现象的判断和消除[J];青海师范大学学报(自然科学版);2003年02期

3 侯文霞;组合逻辑电路中多余项的设计应用[J];潍坊学院学报;2003年06期

4 刘秀珍;“组合逻辑电路的设计方法”教学说课设计[J];卫生职业教育;2005年12期

5 魏萍;;组合逻辑电路的冒险现象的仿真分析[J];光盘技术;2008年10期

6 左全生;;组合逻辑电路设计的一种方法[J];现代电子技术;2008年06期

7 卞元红;;试谈组合逻辑电路的分析和设计问题[J];科协论坛(下半月);2009年11期

8 何其贵;余春平;;组合逻辑电路的竞争与险象研究[J];信息系统工程;2010年05期

9 胡福云;;组合逻辑电路的竞争冒险及仿真[J];软件导刊;2012年12期

10 薛普;辛鑫;;组合逻辑电路的分析与设计[J];科技创业家;2012年13期

中国重要会议论文全文数据库 前1条

1 宋晓玫;韩德红;;组合逻辑电路的系统讲授学习方法[A];教育部中南地区高等学校电子电气基础课教学研究会第二十届学术年会会议论文集（上册）[C];2010年

中国重要报纸全文数据库 前2条

1 廊坊市电子信息工程学院 朱翠芳;组合逻辑电路设计[N];电子报;2007年

2 南昌 李春玲;“多输入多无关项” 组合逻辑电路的设计方法[N];电子报;2012年

中国硕士学位论文全文数据库 前6条

1 韩健;针对组合逻辑电路的抗辐射加固研究[D];合肥工业大学;2014年

2 林尧;NBTI效应对数字集成电路组合逻辑延迟的影响研究[D];华东师范大学;2016年

3 尚涛;组合逻辑电路自动合成的方法研究[D];武汉科技大学;2009年

4 马贺;基于粒计算的组合逻辑电路快速优化算法研究[D];太原理工大学;2015年

5 周克城;基于FPGA的组合逻辑电路自动合成的硬件实现[D];武汉科技大学;2011年

6 金红莉;EDA实验系统的开发与应用[D];北京邮电大学;2008年

，

本文编号：1245227