12位100MHz流水线型ADC行为级建模与仿真

发布时间：2017-12-23 04:20

本文关键词：12位100MHz流水线型ADC行为级建模与仿真　出处：《电脑知识与技术》2016年24期 　论文类型：期刊论文

更多相关文章： Verilog-A 行为级建模 流水线型ADC

【摘要】：为了提高大规模集成电路的设计效率,该文通过Verilog-A对子ADC、MADC电路、数字校正电路等关键单元进行建模,最后得到12比特100MHZ的流水线型ADC模型,采用Cadence的Spectre仿真器进行仿真验证。通过仿真结果验证得到SNDR为72.9465d B,SNR为72.9484d B距离理想的12比特ADC模型的SNR只差1.0516d B,ENOD为11.8155距离理想的12比特ADC的ENOD只差0.1845,以此验证了本文的ADC是高速有效的ADC模型。
【作者单位】：北方工业大学;
【分类号】：TN792
【正文快照】： 行为级建模的方法有很多,Matlab/Simulink建模[1],模型通用性和可移植性差。采用VHDL-AMS(VHDL Analog andMixed-Signal Extensions)建模[2],但并没有创建出针对流水线的实际非理想因素进行特定的流水线结构ADC模型。利用Pspice和Simulink进行联合仿真[3],但是普通用户无法得

【相似文献】