高效能FPGA毛刺PUF设计与实现

发布时间：2018-01-12 00:02

本文关键词：高效能FPGA毛刺PUF设计与实现　出处：《计算机辅助设计与图形学学报》2017年06期 　论文类型：期刊论文

【摘要】：物理不可克隆函数(PUF)因其特有的唯一性和不可克隆性,在诸多硬件安全领域有广泛应用前景.针对仲裁器PUF和环形振荡器PUF硬件资源消耗大的弱点,在毛刺PUF设计架构基础上,充分利用FPGA中双路选择器转换时延和片(Slice)间配置开关矩阵特性,提出一种高资源利用率的毛刺PUF电路设计方法.根据可编程逻辑块(CLB)所含的不同类型Slice分别设计相应的布局布线方案,通过改变双路选择器的输入状态和调整开关矩阵中路径分配的策略控制到达双路选择器的时延差,确保产生的"毛刺"信号具有PUF特性.该方法不仅将单位CLB输出响应最高提升至2比特,还可以做到芯片Slice资源100%利用率.实验结果表明,利用Xilinx公司Virtex-5芯片实现128比特输出,在保持原有的较高唯一性(49.61%)的前提下,错误率降至2.51%;较原有毛刺PUF设计在稳定性、芯片兼容性和硬件资源使用率方面都有显著提升.
[Abstract]:This paper presents a method for circuit design with high resource utilization due to its unique uniqueness and unclonable ability . In this paper , a method of circuit design with high resource utilization rate is proposed based on different types of bits contained in programmable logic block ( CLB ) . The method not only makes the output response of unit CLB up to 2 bits , but also makes the chip Slice resource 100 % utilization . The experimental results show that the error rate is reduced to 2.51 % by changing the input state of the two - way selector and adjusting the path allocation in the switch matrix .

【作者单位】：中国矿业大学(北京)机电与信息工程学院;清华大学计算机与科学技术系;
【基金】：国家自然科学基金(61176035)
【分类号】：TN791
【正文快照】： 伴随着数字集成电路的高速发展,各种智能终端和交互设备融入到互联网中,使得整个信息系统更加智能和便捷.但随之带来的信息安全问题却经常被忽视,由于智能硬件的普及以及使用环境的多样性和复杂性,导致整个系统的风险抵御能力更加脆弱.从硬件的生产加工到最后的购买使用,各个

【相似文献】