基于可重构SoC平台的sinc插值设计与实现

发布时间：2018-03-24 05:42

  本文选题：可重构处理器　切入点：SoC平台　出处：《南京大学》2017年硕士论文

【摘要】：sinc插值算法是一种数字信号或图像的处理算法,可以从离散的数据中构造出原始信号,广泛的应用于采样信号的还原,雷达成像领域的图像重构等领域之中。可重构处理器也是当下研究的热点,可以在运行时根据配置和需求实时配置逻辑器件的状态,动态的改变系统的电路结构,使芯片兼顾专用集成电路的高性能和软件可编程的灵活性。本文基于一种可重构专用处理器RASP(reconfigurable application specific processor)的SoC设计平台,设计并完成了 一维和二维sinc插值算法的高性能实现。RASP使用粗粒度、静态配置的方式,动态的改变片内可重构计算单元的互联关系和拓扑结构,以资源复用的方式实现了算法的硬件加速。在充分考虑到sinc插值算法的特性和片内资源的情况下,在RASP这个可重构SoC设计平台上设计了 一款高精度低硬件复杂度的sinc插值处理单元,并达到了运算效率的最大化。本文针对sinc插值算法对数据的高吞吐率要求,设计了基于算法特性的数据存取模块,包括两个源数据矩阵的数据预取单元,数据计算前的预处理模块,以及相对应的存储控制单元和地址产生单元。针对片上存储资源受限的问题,设计了乒乓计算模式和大点数计算模式,既实现了小点数情况下计算的高效率,也兼顾和支持了大点数的计算。针对sinc插值算法对除法的高运算要求和RASP内部除法器性能嬴弱的矛盾,本文设计了通分的计算方式,利用可重构SoC平台内充足的乘加单元来替代除法运算,实现了硬件实现的高性能和高并行度,同时也兼顾了处理器模块的高精度和硬件的低复杂度。最后,基于最先进的UVM验证方法学和FPGA原型验证,本文完成了实际项目的验证工作,并得到了正确的计算结果。并针对具体测试内容的覆盖率测试报告和精度测试报告,进行了相应的分析。综合结果和测试结果显示,sinc插值处理器在40nm CMOS工艺下DC综合后的面积为392820μm2,工作频率为1 GHz,256阶sinc插值的计算时间为0.622ms,结果的平均误差为2*10-6,满足了信号处理的设计要求,达到了相应的技术指标。
[Abstract]:......
【学位授予单位】：南京大学
【学位级别】：硕士
【学位授予年份】：2017
【分类号】：TN47

【参考文献】

相关期刊论文 前10条

1 苗瑾超;;基于ARM核的SOC平台的设计与验证[J];电子技术;2016年12期

2 孙秀睿;;FPGA设计验证中的软硬件协同仿真测试方法[J];南通大学学报(自然科学版);2016年03期

3 张跃玲;张磊;汪健;王镇;;FPGA的验证平台及有效的SoC验证方法[J];单片机与嵌入式系统应用;2016年03期

4 李前勇;申敏;;基于UVM验证方法学的FFTbuffer模块级验证[J];广东通信技术;2015年11期

5 何冬明;;基于UVM验证方法学的RF基带模块验证[J];今日电子;2015年Z1期

6 段大高;王平丽;;基于LEON3的SoC平台构建及UART全双工通信验证[J];机电产品开发与创新;2014年03期

7 余俊荣;何彦行;潘丰;;一种新的区域图像插值算法[J];传感器与微系统;2014年03期

8 刘石柱;尹首一;殷崇勇;刘雷波;魏少军;;基于可重构处理器的并行优化算法[J];计算机工程;2012年21期

9 何斌;张志敏;;基于FPGA的sinc插值算法的研究和实现[J];电子器件;2010年03期

10 杨s，

本文编号：1656972