JC2865芯片的后端设计与实现

发布时间：2018-04-02 01:05

本文选题：SoC　切入点：物理设计　出处：《东南大学》2015年硕士论文

【摘要】：当今,随着微电子技术的不断发展,芯片的集成度越来越高,片上系统需要集成的IP模块也越来越复杂,如何把各个IP有效地集成在系统芯片上,而又能满足面积、功耗、延迟等各方面的要求,已经成为现阶段集成电路设计领域的迫切需要。本课题基于中国电子科技集团公司第五十八研究所承担的新品“雷达波控”项目(JC2865),对芯片系统中的各个IP模块的实现进行研究,着重研究集成电路的后端实现方法。本文主要的研究内容如下：雷达波控芯片的功能与工作实现；雷达波控芯片的后端物理实现,重点为电源网络设计、时钟树的综合、布局布线；雷达波控芯片可靠性设计,重点为抗噪声设计、ESD网络设计和天线效应。研究内容包含在最小的面积内合理放置IP模块,电源的放置,时钟同步问题,天线效应问题和芯片的ESD能力的解决方案等等。这款SoC芯片的集成规模可达200万门,最高工作频率80MHz,采用SMIC0.18微米1P6M Logic CMOS的制造工艺。该产品的各项功能指标均达到设计要求。本人在该芯片的研制过程中,积累了大量的经验,使本人的SoC后端设计水平跃上一个新的台阶。
[Abstract]:With the development of micro - electronics technology , the integration degree of the chip becomes more and more high , and the integrated IP module is more and more complex on the chip . How to integrate each IP effectively on the system chip and meet the requirements of area , power consumption and delay has become an urgent need in the field of integrated circuit design . The research focuses on the realization of the back end of integrated circuit . The main research contents are as follows : the function and the realization of the radar wave control chip ;
the back end of the radar wave control chip is physically realized , the emphasis is on the design of the power supply network , the synthesis of the clock tree and the layout wiring ;
The reliability design of radar wave control chip is focused on anti - noise design , ESD network design and antenna effect .

【学位授予单位】：东南大学
【学位级别】：硕士
【学位授予年份】：2015
【分类号】：TN402

【相似文献】