一种新型低功耗抗软错误锁存器

发布时间：2018-04-06 23:01

  本文选题：锁存器　切入点：软错误　出处：《电子与信息学报》2017年10期

【摘要】：该文提出一种新型的C单元的连接方法,将距离输出节点比较远的P型和N型晶体管的栅端与C单元的输出节点相连接,利用晶体管自身的反馈机制形成反馈路径,实现了自恢复功能,因此大幅降低动态消耗和硬件开销;采用点加强型C单元作为输出级电路并进行优化,使得电路抵御单粒子翻转的能力更强;基于上述改进,搭建出一个新的抗软错误锁存器,将输入信号经过传输门以后接传到输出端,以降低输入信号传到输出节点的延迟,利用节点之间的反馈比较机制进一步提升各个电路节点的临界电荷量。在22 nm的先进工艺下进行仿真,实验结果表明,提出的新型锁存器电路不仅具有优秀的抗软错误能力,并且在功耗延迟积方面比现有的锁存器电路性能提升了26.74%~97.50%。
[Abstract]:In this paper, a new connection method of C unit is proposed. The gate end of P type and N type transistor which is far away from the output node is connected with the output node of C unit, and the feedback path is formed by the feedback mechanism of the transistor itself.The self-recovery function is realized, so the dynamic consumption and hardware overhead are greatly reduced, and the point enhanced C unit is used as the output stage circuit and optimized, which makes the circuit more resistant to single particle flip.A new anti-soft error latch is built, and the input signal is connected through the transmission gate to the output terminal, so as to reduce the delay of the input signal to the output node.Using the feedback comparison mechanism between the nodes, the critical charge of each circuit node is further improved.Under the advanced technology of 22 nm, the experimental results show that the proposed new latch circuit not only has excellent anti-soft error ability, but also improves the performance of the latch circuit 26.74 / 97.50 compared with the existing latch circuit in the aspect of power delay product.
【作者单位】： 合肥工业大学电子科学应用物理学院;
【基金】：国家自然科学基金(61404043,61674049,61401137)~~
【分类号】：TN402

【相似文献】

相关期刊论文 前10条

1 朱丹;李暾;李思昆;;形式化等价性检查指导的软错误敏感点筛选[J];计算机辅助设计与图形学学报;2011年03期

2 徐建军;谭庆平;熊磊;叶俊;;一种针对软错误的程序可靠性定量分析方法[J];电子学报;2011年03期

3 张民选;孙岩;宋超;;纳米级集成电路的软错误问题及其对策[J];上海交通大学学报;2013年01期

4 梁华国;陈凡;黄正峰;;时序敏感的容软错误电路选择性加固方案[J];电子测量与仪器学报;2014年03期

5 孙岩;张民选;李少青;高昌垒;;基于敏感寄存器替换的电路软错误率与开销最优化[J];计算机研究与发展;2011年01期

6 缪斯;王伶俐;曹伟;童家榕;;抗软错误SRAM单元设计[J];复旦学报(自然科学版);2011年04期

7 陈书明;杜延康;刘必慰;;一种基于混合模拟的计算组合电路中软错误率的方法与工具[J];国防科技大学学报;2012年04期

8 赵艳君;;数字电路软错误防护方法研究[J];硅谷;2013年03期

9 朱丹;李暾;李思昆;;VLSI系统级软错误可靠性评价:综述[J];计算机工程与科学;2013年03期

10 周家成;;真实FPGA器件下单粒子软错误评估工具设计[J];电子与封装;2014年06期

相关会议论文 前2条

1 周彬;霍明学;肖立伊;;单粒子多脉冲的软错误敏感性分析方法[A];第十六届全国核电子学与核探测技术学术年会论文集（上册）[C];2012年

2 梁丽波;梁华国;黄正峰;;基于功能复用的增强型扫描结构ESFF-SEAD[A];2011中国仪器仪表与测控技术大会论文集[C];2011年

相关博士学位论文 前9条

1 周婉婷;辐照环境中通信数字集成电路软错误预测建模研究[D];电子科技大学;2014年

2 闫爱斌;纳米集成电路软错误评估方法研究[D];合肥工业大学;2015年

3 杜延康;纳米CMOS组合电路单粒子诱导的软错误研究[D];国防科学技术大学;2015年

4 丁潜;集成电路软错误问题研究[D];清华大学;2009年

5 绳伟光;数字集成电路软错误敏感性分析与可靠性优化技术研究[D];哈尔滨工业大学;2009年

6 黄正峰;数字电路软错误防护方法研究[D];合肥工业大学;2009年

7 孙岩;纳米集成电路软错误分析与缓解技术研究[D];国防科学技术大学;2010年

8 朱丹;基于时序等价性检查的电路软错误系统级可靠性分析方法研究[D];国防科学技术大学;2010年

9 景乃锋;面向SRAM型FPGA软错误的可靠性评估与容错算法研究[D];上海交通大学;2012年

相关硕士学位论文 前10条

1 徐东超;面向SystemC的软错误敏感度分析方法[D];上海交通大学;2015年

2 靳丽娜;基于SET传播特性的软错误率研究[D];电子科技大学;2015年

3 彭小飞;纳米工艺下集成电路的容软错误技术研究[D];合肥工业大学;2015年

4 兰风宇;Xilinx Virtex-7 FPGA软错误减缓技术研究[D];哈尔滨工业大学;2016年

5 袁德冉;纳米数字电路软错误率分析关键技术研究[D];合肥工业大学;2016年

6 曹文瑞;晶体管级与逻辑级数字集成电路软错误防护研究[D];西安电子科技大学;2015年

7 马瑞君;数字集成电路的防护软错误技术研究[D];安徽理工大学;2017年

8 汪康之;数字集成电路中的老化预测传感器设计[D];安徽理工大学;2017年

9 张丽娜;集成电路的容软错误技术研究[D];合肥工业大学;2014年

10 陈凡;数字集成电路容忍软错误加固技术研究[D];合肥工业大学;2014年

，

本文编号：1719272