基于化合物器件的毫米波倍频器研究与设计

发布时间：2018-05-28 08:33

本文选题：毫米波 + 肖特基势垒二极管　；参考：《杭州电子科技大学》2015年硕士论文

【摘要】：随着毫米波技术在雷达、电子对抗等军事领域以及现代通信、射频天文学、医疗等民用方面的兴起和应用,对工作频率高、稳定性好以及相位特性好的毫米波源的需求愈加迫切。目前获得毫米波源的方式有锁相频率合成、振荡器直接合成和由倍频电路产生。相比前两种方式,由倍频电路产生的毫米波源表现出低成本、高稳定性和低相位噪声的特点。因此,倍频器常常作为模块电路出现在毫米波收发机中。伴随着倍频器的迅猛发展,国内外对倍频器的研究也越来越多。本文基于肖特基势垒二极管和70nm Ga As mHEMT工艺,研究了毫米波段倍频器的设计技术,最终完成了一款V波段无源倍频器和一款D波段Monolithic Microwave Integrated Circuit(MMIC)有源二倍频器的设计。本文首先对近年国内外毫米波倍频器的研究状况进行了调研,总结了毫米波倍频器的发展和各种常见拓扑结构的优缺点;然后介绍了倍频器的基础理论,包括倍频器的基本工作原理,非线性电路的分析方法——谐波平衡法,倍频器的分类方法以及各类倍频器的特点;并重点分析了肖特基势垒二极管和场效应晶体管的非线性效应。在此基础上,设计了基于肖特基势垒二极管的V波段无源二倍频器和基于70nm Ga As mHEMT工艺的D波段MMIC有源二倍频器。基于商用肖特基势垒二极管芯片,本文设计了一种毫米波无源二倍频器。通过电磁场仿真,对除非线性肖特基结以外的无源结构进行电磁场全波分析,从而对该二极管芯片建立起一个更为准确的3 dimensional(3D)EM模型。基于该模型完成了一个二极管倍频器设计。仿真结果表明:当输入信号功率为15dBm时,在输出频率58GHz处,该二倍频器获得最小倍频损耗9.2dB,输出3d B带宽为50-75.4GHz,覆盖了整个V波段;在输入频率25-36GHz频段范围内,基波抑制大于20dB;在25-37.3GHz频段范围内,输入反射系数小于-10dB。但由于芯片焊接、模型精确度、测试系统误差和加工误差等原因,相比于仿真结果,测试结果存在不同程度的性能退化。利用70nm Ga As mHEMT工艺,本文另外设计了一种输出频率为128-145GHz的毫米波二倍频器,并对整体电路进行了全波仿真。其设计流程包括:管芯尺寸选取、直流偏置电压选取、直流偏置网络设计、电路稳定性检验、基波抑制结构设计、阻抗匹配网络设计和二倍频器整体设计与优化。仿真结果表明:输入信号功率固定为4dBm进行频率扫描,当输入频率为68.5GHz时,该二倍频器达到最大输出功率-2.56dBm,输出3d B带宽为64~72.5GHz,且在整个V波段范围内基波抑制都大于20dB;输入信号频率固定为69GHz进行功率扫描,当输入功率为4dBm时,该二倍频器达到最大倍频增益-6.57dB;当输入功率为5dBm时,二倍频器达到最大输出功率-2.29dBm;在输入频率66.5-71.5GHz频段范围内,输入反射系数小于-10dB,在输出频率134-142.5GHz频段范围内,输出反射系数小于-10dB。整个芯片的面积(包含pad)为0.83×0.39mm2。最后对倍频器的二次谐波输出功率进行了测试,输入信号功率固定为4dBm进行频率扫描,输入频率为64GHz时得到二次谐波输出功率最大值-6.2dBm。因条件及时间等限制,测试结果尚不完整。本文对于毫米波倍频器的设计方法作了分析总结,为我国无线通信毫米波电路设计提供了有益的探索和一定的借鉴意义。
[Abstract]:This paper studies the research status of millimeter wave frequency multiplier based on Schottky barrier diode and 70nm Ga As mHEMT . The design process includes : die size selection , DC bias voltage selection , DC bias network design , circuit stability test , fundamental wave suppression structure design , impedance matching network design and two frequency multiplier overall design and optimization .
【学位授予单位】：杭州电子科技大学
【学位级别】：硕士
【学位授予年份】：2015
【分类号】：TN771

【参考文献】