RapidIO交换芯片多播模块验证的设计与实现
本文选题:RapidIO + 交换 ; 参考:《东南大学》2016年硕士论文
【摘要】:在近几十年里,由总线频率表征的CPU可用总线带宽和由时钟频率表征的CPU机能之间的差距在不停变大,互连总线是制约处理系统和快速运算成长的关键因素。为了解决这一问题,RapidIO技术应运而生。同时,伴随着大数据时代信息的极速膨胀,以及用户对移动多媒体业务需求的与日俱增,传统的点对点单播技术已经无法满足数据传输的需求。而点对多点的多播技术可以通过单次传输实现同时为多个用户供应相同的多播数据业务,实现网络资源共享,提高网络资源利用率,同时还降低了能量消耗。若说RapidIO交换芯片实现了数据的交互传输,那多播模块就让数据的传输更加的高效。因此,多播模块是RapidIO交换芯片的重要模块,多播模块验证的设计与实现对RapidIO交换芯片研究具有重要意义。本文采用基于仿真的动态验证法,首先设计搭建验证平台,根据多播模块功能特性设计验证向量,并对每条验证向量设计验证方法,在已有平台上进行仿真,通过观察仿真生成波形文件得出验证结果,最终实现对整个多播模块的功能验证。本文使用Verilog HDL作为平台搭建和激励输入的语言,使用VCS作为模拟仿真的工具。在验证平台的设计中,使用外部端点器件作为包发送的供体与包接收的载体,多播模块作为待测模块(DUT,Design Under Test),通过外部端点器件产生并发送数据包,多播模块实现包的多播传输功能,再通过外部端点器件来接收和分解数据包。本文的验证平台主要由外部端点器件构成,外部端点器件由四部分组成:物理层模块、缓冲层模块、逻辑层模块和寄存器管理模块。本文使用五条testcase作为激励输入到验证平台端点器件中,使用软件进行动态模拟仿真,得出波形和日志文件,通过分析波形和日志文件得出验证结果,最终成功实现对多播模块的验证。最后,本文对多播模块进行了覆盖率搜集,得出覆盖率统计结果,包括代码覆盖率和功能覆盖率。本课题所研究的多播模块验证方法已应用于RapidIO交换芯片的设计,相关的验证方法可以为其它类型的交换芯片设计提供借鉴和参考。
[Abstract]:In recent decades, the gap between the available bus bandwidth of CPU represented by bus frequency and the function of CPU represented by clock frequency has been increasing continuously. Interconnection bus is the key factor restricting the growth of processing system and fast operation. In order to solve this problem, RapidIO technology came into being. At the same time, with the rapid expansion of information in the big data era and the increasing demand for mobile multimedia services, the traditional point-to-point unicast technology has been unable to meet the demand of data transmission. The point to multipoint multicast technology can simultaneously supply the same multicast data services to multiple users through single transmission, realize network resource sharing, improve the utilization of network resources, and reduce the energy consumption at the same time. If the RapidIO switch chip realizes the interactive transmission of data, then the multicast module makes the data transmission more efficient. Therefore, multicast module is an important module of RapidIO switching chip. The design and implementation of multicast module verification is of great significance to the research of RapidIO switching chip. In this paper, the dynamic verification method based on simulation is adopted. Firstly, the verification platform is designed and built, and the verification vector is designed according to the function characteristics of the multicast module, and each verification vector is designed and verified on the existing platform. Finally, the function verification of the whole multicast module is realized by observing and generating waveform files. In this paper, Verilog HDL is used as the language of platform construction and excitation input, and VCS is used as simulation tool. In the design of the verification platform, the external endpoint device is used as the carrier of packet sending and packet receiving, and the multicast module is used as the test module to generate and send data packets through the external endpoint device. The multicast module realizes the multicast transmission function, and then receives and decomposes the data packet through the external endpoint device. The verification platform consists of four parts: physical layer module, buffer layer module, logic layer module and register management module. In this paper, five testcase are used as the excitation input to the endpoint device of the verification platform, and the dynamic simulation is carried out by using the software. The waveform and log file are obtained, and the verification results are obtained by analyzing the waveform and the log file. Finally, the multicast module is verified successfully. Finally, this paper collects the coverage of multicast module, and gets the results of coverage statistics, including code coverage and function coverage. The multicast module verification method studied in this paper has been applied to the design of RapidIO switching chip. The related verification methods can provide reference and reference for the design of other switching chips.
【学位授予单位】:东南大学
【学位级别】:硕士
【学位授予年份】:2016
【分类号】:TN402
【相似文献】
相关期刊论文 前10条
1 崔维嘉,樊少杰;新一代的总线结构──RapidIO[J];通信技术;2001年04期
2 尹亚明,李琼,郭御风,刘光明;新型高性能RapidIO互连技术研究[J];计算机工程与科学;2004年12期
3 ;新型RapidIO器件实现高速灵活网络交换[J];电子设计技术;2006年07期
4 Robert Oshana;;嵌入式系统的序列RapidIO架构[J];电子与电脑;2007年11期
5 Tom Cox;;以太网与RapidIO的对比[J];电子设计应用;2007年06期
6 章乐;李雅静;倪明;柴小雨;;一种基于RapidIO接口的嵌入式系统[J];计算机工程;2008年S1期
7 谢智勇;罗明;蒋俊;;串行RapidIO验证模型[J];计算机工程;2008年S1期
8 邓豹;赵小冬;;基于串行RapidIO的嵌入式互连研究[J];航空计算技术;2008年03期
9 刘明雷;陈磊;沈文枫;徐炜民;郑衍衡;;基于RapidIO的单边通信接口的设计与实现[J];计算机应用与软件;2009年05期
10 梁基;金亨科;徐炜民;郑衍衡;沈文枫;;基于RapidIO的高性能通信接口的设计与实现[J];计算机应用与软件;2009年07期
相关会议论文 前5条
1 万留进;宿绍莹;陈曾平;;串行RapidIO互连技术研究与实现[A];全国第二届信号处理与应用学术会议专刊[C];2008年
2 刘芳;于礼华;李方伟;李强;;基于FPGA的RapidIO总线技术研究与实现[A];第二十七届中国(天津)2013IT、网络、信息技术、电子、仪器仪表创新学术会议论文集[C];2013年
3 陈小波;胡封林;陈吉华;;一种应用于串行RapidIO的8B10B编解码器的设计[A];第十五届计算机工程与工艺年会暨第一届微处理器技术论坛论文集(A辑)[C];2011年
4 胡善清;龙腾;;基于cPCI平台的串行RapidIO网络系统的设计与实现[A];第三届全国嵌入式技术和信息处理联合学术会议论文集[C];2009年
5 李晓欢;胡封林;刘仲;亓磊;;一种高速串行RapidIO时钟数据恢复电路的设计[A];第十六届计算机工程与工艺年会暨第二届微处理器技术论坛论文集[C];2012年
相关重要报纸文章 前7条
1 ;RapidIO网络的互连技术[N];科技日报;2000年
2 ;IDT推出针对嵌入式市场的串行RapidIO[N];电子资讯时报;2007年
3 李明琪;水乳交融的格斗[N];计算机世界;2002年
4 广东 邱晓光;未来的高速总线:3GIO[N];电脑报;2001年
5 ;PCI集团向通信OEM推广Express[N];计算机世界;2003年
6 ;能提高信号完整性[N];中国计算机报;2006年
7 记者 王翌;网络芯片强调“智能”[N];计算机世界;2004年
相关硕士学位论文 前10条
1 刘倩茹;基于RapidIO的高速传输接口的研究与设计[D];华北电力大学;2012年
2 袁伟;基于RapidIO的高速数据传输系统的设计与研究[D];中国地质大学(北京);2015年
3 陈静;基于FPGA的RapidIO和万兆以太网路由控制器设计[D];复旦大学;2014年
4 黄靖媛;高速串行接口RapidIO的设计与验证[D];西安电子科技大学;2015年
5 刘升财;ATCA平台上的RapidIO链路设计与分析[D];电子科技大学;2014年
6 王怡然;RapidIO在实时信号处理机中的应用研究[D];国防科学技术大学;2013年
7 高新军;面向RapidIO的AXI总线与YHFT_DSPXNAC总线的转接桥设计与实现[D];国防科学技术大学;2014年
8 林国欢;X-DSP RapidIO-AXI桥接部件的设计与实现[D];国防科学技术大学;2014年
9 单强;RapidIO交换机总线功能模型的设计与验证[D];西安电子科技大学;2015年
10 任雪倩;串行RapidIO物理层数字系统设计[D];北京交通大学;2016年
,本文编号:2103328
本文链接:https://www.wllwen.com/kejilunwen/dianzigongchenglunwen/2103328.html