基于片上系统的时钟复位设计
本文选题:片上系统 + 时钟设计 ; 参考:《半导体光电》2017年02期
【摘要】:从方法优化和电路设计入手,提出了基于片上系统(SOC)的复位方法和时钟复位电路。设计了片外按键复位电路、片内上电电路、晶振控制电路、片内RC低频时钟电路、槽脉冲产生电路、分频延时电路、时钟切换电路及异步复位同步释放电路等电路模块。以上电路模块构成了片上系统的时钟复位电路,形成了特定的电路时钟复位系统。该时钟复位系统将片外按键复位与片内上电复位结合起来,形成多重复位设计,相比单纯按键复位更智能,相比单纯上电复位则更可靠。另外,该时钟复位系统还采用了片内RC振荡时钟电路等一系列电路,借助片内RC时钟实现对芯片的延时复位,进而在保证复位期间寄存器得到正确初始化的同时,还使得芯片能够始终处在稳定的晶振时钟下正常工作。相比传统的时钟复位电路,该时钟复位系统既便捷,又保证了系统初始化和系统工作的可靠性。
[Abstract]:Starting with method optimization and circuit design, a reset method and clock reset circuit based on on-chip system (SOC) are proposed. The key reset circuit, on-chip circuit, crystal oscillator control circuit, in-chip RC low-frequency clock circuit, slot pulse generation circuit, frequency division delay circuit, clock switching circuit and asynchronous reset synchronous release circuit are designed. The above circuit modules constitute the clock reset circuit of the on-chip system and form a specific circuit clock reset system. The clock reset system combines the out-of-chip keystroke reset with the on-chip reset to form a multiple reset design, which is more intelligent than the simple keystroke reset and more reliable than the power-on reset. In addition, a series of circuits, such as in-chip RC oscillation clock circuit, are used in the clock reset system, which realizes the delayed reset of the chip with the help of the in-chip RC clock, thus ensuring the correct initialization of the registers during the reset period. It also enables the chip to always work under a stable crystal clock. Compared with the traditional clock reset circuit, the clock reset system is convenient and reliable in system initialization and operation.
【作者单位】: 重庆光电技术研究所;
【分类号】:TN47
【相似文献】
相关期刊论文 前10条
1 林晓;于忠臣;;时钟树综合中的有效时钟偏移[J];电子元器件应用;2010年12期
2 林晓;于忠臣;;时钟树综合中的有效时钟偏移[J];空间电子技术;2011年01期
3 柯烈金;吴秀龙;徐太龙;;时钟树性能的研究及改进方法[J];电脑知识与技术;2011年16期
4 李芝燕,严晓浪;高速多级时钟网布线[J];半导体学报;2000年03期
5 邓博仁,王金城,金西;基于深亚微米下时钟树算法优化的研究[J];半导体技术;2005年10期
6 江立强,陈朝阳,沈绪榜,郑兆青;一种有效的多时钟网络时钟树综合方案[J];计算机与数字工程;2005年11期
7 王永清;王礼生;;ASIC设计流程和方法[J];中国集成电路;2005年12期
8 ;安森美半导体完整时钟解决方案满足时钟市场更高要求[J];中国集成电路;2008年11期
9 黄惠萍;陆伟成;付强;赵文庆;;基于延迟合并嵌入的带障碍的时钟树布线算法[J];计算机辅助设计与图形学学报;2008年06期
10 王逵;董海瀛;程旭;;针对面积优化的时钟偏斜规划算法[J];北京大学学报(自然科学版);2009年01期
相关会议论文 前4条
1 刘战涛;赵振宇;张民选;杨朱黎;张国强;;时钟树优化方法研究[A];第十五届计算机工程与工艺年会暨第一届微处理器技术论坛论文集(A辑)[C];2011年
2 曾艳飞;张民选;赵振宇;;鱼骨型时钟结构的设计与实现[A];第十六届计算机工程与工艺年会暨第二届微处理器技术论坛论文集[C];2012年
3 杨正强;赵振宇;衣晓飞;宋卫卫;陈安安;;基于EDI的混合型时钟设计[A];第十六届计算机工程与工艺年会暨第二届微处理器技术论坛论文集[C];2012年
4 宋卫卫;马驰远;赵振宇;杨正强;陈安安;;40nm工艺下精确时钟借用方法的研究[A];第十六届计算机工程与工艺年会暨第二届微处理器技术论坛论文集[C];2012年
相关博士学位论文 前3条
1 蔡懿慈;极大规模集成电路全局互连线设计与优化算法研究[D];中国科学技术大学;2007年
2 史江义;基于IP核的SOC设计关键技术研究[D];西安电子科技大学;2007年
3 何小威;基于片上天线的高频全局时钟无线分布关键技术研究[D];国防科学技术大学;2011年
相关硕士学位论文 前10条
1 何海昌;基于时钟偏斜调度的VLSI时序优化方法研究[D];电子科技大学;2015年
2 骆礼厅;基于SOC Encounter的ASIC芯片后端设计研究[D];西安电子科技大学;2014年
3 张婷婷;ASIC后端设计中的时钟树综合优化研究[D];湘潭大学;2015年
4 庞佳军;低电压时钟树结构的研究与实现[D];东南大学;2015年
5 徐亮;低电压抗工艺波动时钟树的设计及实现[D];东南大学;2016年
6 张衍奎;高性能芯片时钟树的物理设计与实现[D];大连理工大学;2015年
7 石柱;时钟网格的设计与分析[D];国防科学技术大学;2012年
8 黄伟坚;全芯片时钟网络的综合与优化方法[D];上海交通大学;2010年
9 西西志华;时钟树有用偏差优化的高效实现[D];国防科学技术大学;2012年
10 徐金龙;片上时钟产生电路的研究[D];哈尔滨工业大学;2009年
,本文编号:2108733
本文链接:https://www.wllwen.com/kejilunwen/dianzigongchenglunwen/2108733.html