前导数字并行纠错单元的设计与仿真

发布时间：2018-07-10 05:28

  本文选题：前导数字预测 + 误差修正逻辑　； 参考：《微电子学与计算机》2017年05期

【摘要】：对前导数字预测算法的误差修正逻辑进行分析改进和设计实现,重点对该误差修正纠错模块的逻辑设计进行了分析证明,依据设计的逻辑表达式对其电路进行了设计.同时采用硬件描述语言VerilogHDL编程,结果使用QuartusⅡ进行仿真验证.使用性能分析软件对提出的纠错逻辑方案进行验证,可以看出本纠错单元的电路在电路面积和功耗上都有明显的改善.
[Abstract]:The error correction logic of the leading digit prediction algorithm is analyzed and implemented. The logic design of the error correction module is analyzed and proved, and the circuit is designed according to the designed logic expression. At the same time, the hardware description language Verilog HDL is used to program, and the results are verified by Quartus 鈪，

本文编号：2112242