电导增强型高压功率器件研究
[Abstract]:The realization of high voltage (BV) and low specific on-resistance (Ron,sp) is the key goal and research direction of power device design. However, there is a mutually restricted relationship between the voltage resistance and specific on-resistance of power MOS, that is, "silicon limit". In order to break through the "silicon limit" and overcome the shortcomings of conventional field plate technology, two kinds of accumulative low resistance transverse power MOS structures are proposed in this paper. In the positive through state, the structure forms an accumulation layer of most carriers in the drift region, which forms a continuous ultra-low resistance current channel from the source end to the drain end, turns off the voltage-resistant state, and extends the gate field plate to adjust the electric field distribution in the drift region, thus improving the voltage resistance. Based on the above working mechanism, the specific on-resistance of the device is determined by the accumulated layer charge in the drift region and does not depend on the doping concentration in the drift region, so it is unnecessary to consider the tradeoff between the specific on-resistance and the voltage resistance. This effectively alleviates the "silicon limit" problem of 2.5 OSPR 渭 BV. Based on the above working mechanism, two new types of transverse power MOS structures are proposed: (1) an accumulative U-gate LDMOS. with ultra-low specific on-resistance is proposed. The simulation results show that when the voltage is 662 V, the specific on-resistance of the new structure is only 12.4 m? cm2, compared with the conventional structure of the same size, the BV of the new structure is increased by 88.6%, and the Ron,sp of the new structure is significantly decreased by 96.4V, and the current is mainly transported by the accumulation layer. The specific on-resistance does not depend on the doping concentration in the drift region, so the optimal value of (FOM) is the highest when the device voltage reaches the maximum in the optimal design of the device, which breaks the restriction relationship between Ron,sp and BV. Combined with the characteristics of U-gate and accumulation layer, a deformed structure applied to low voltage field is also discussed in this paper. Finally, the process flow of the device with new structure is designed. (2) A thin layer SOI LDMOS. with extended gate is proposed. On the one hand, the substrate etching technique is used to break through the limitation of longitudinal voltage resistance of SOI devices, and the linear doping technique of drift region of conventional thin layer SOI devices is not used; on the other hand, the extended gate field plate structure is used to form a polyonic accumulation layer in the drift region. At the same time, the extended gate field plate is used to assist the depletion drift region to increase the drift region doping concentration, both of which can significantly reduce the specific on-resistance of the device. Simulation results show that the device can withstand voltage up to 695.6 V and its specific on-resistance is only 28.9 m? cm2.. Finally, the simulation results show that the voltage resistance of the new structure increases linearly with the increase of drift region length, and the doping concentration is constant. Therefore, the new structure will broaden the application range of SOI technology in high voltage field.
【学位授予单位】:电子科技大学
【学位级别】:硕士
【学位授予年份】:2015
【分类号】:TN386
【相似文献】
相关期刊论文 前10条
1 陈星弼,杨功铭;横向结构深结功率MOSFET漂移区的优化设计[J];微电子学;1988年04期
2 管小进;王子欧;帅柏林;;DDDMOS特性研究与建模[J];苏州大学学报(工科版);2006年03期
3 李琦;王卫东;赵秋明;晋良念;;薄型双漂移区高压器件新结构的耐压分析[J];微电子学与计算机;2012年02期
4 杨坤进;汪德文;;逆导型非穿通绝缘栅双极晶体管仿真[J];半导体技术;2013年07期
5 冯银宝;;双漂移区离子注入毫米波雪崩二极管[J];半导体情报;1972年01期
6 张琳娇;杨建红;刘亚虎;朱延超;;短漂移区静电感应晶体管的特性研究[J];半导体技术;2013年03期
7 ;简讯[J];半导体情报;1974年06期
8 吴秀龙;陈军宁;柯导明;孟坚;;高压LDMOS功耗的分析[J];半导体技术;2006年10期
9 文燕;;LDMOS模型设计及参数提取[J];电子与封装;2012年07期
10 唐本奇,王晓春,高玉民,罗晋生;RESURF 二极管的低温优化模型[J];电力电子技术;1997年04期
相关会议论文 前4条
1 冯松;高勇;杨媛;;1100V IGBT结构参数的分析[A];2008中国电工技术学会电力电子学会第十一届学术年会论文摘要集[C];2008年
2 杨寿国;罗小蓉;李肇基;张波;;阶梯厚度漂移区SOI新结构耐压分析[A];四川省电子学会半导体与集成技术专委会2006年度学术年会论文集[C];2006年
3 郭宇锋;蹇彤;徐跃;王志功;;一种具有阶梯漂移区的新型SOI横向耐压结构[A];2008中国电工技术学会电力电子学会第十一届学术年会论文摘要集[C];2008年
4 郭宇锋;王志功;;阶梯厚度漂移区SOI横向高压器件[A];第十届中国科协年会论文集(四)[C];2008年
相关博士学位论文 前10条
1 王卓;薄层SOI高压LDMOS器件模型与特性研究[D];电子科技大学;2015年
2 李琦;薄漂移区横向高压器件耐压模型及新结构[D];电子科技大学;2008年
3 孟坚;LDMOS的可靠性和温度特性研究[D];安徽大学;2007年
4 范杰;高压低导通电阻SOI器件模型与新结构[D];电子科技大学;2013年
5 成建兵;横向高压DMOS体内场优化与新结构[D];电子科技大学;2009年
6 李俊宏;高介电常数材料在功率器件上的应用研究与新器件的实现[D];电子科技大学;2013年
7 杨文伟;SOI RESURF原理研究及SOI LDMOS研制[D];中国科学院研究生院(上海微系统与信息技术研究所);2004年
8 高珊;复合栅多阶梯场极板LDMOS电学特性的研究[D];安徽大学;2007年
9 吴丽娟;电荷型高压SOI器件模型与新结构[D];电子科技大学;2011年
10 蒋华平;隔离型和隧道型RC-IGBT新结构与耐压设计[D];电子科技大学;2013年
相关硕士学位论文 前10条
1 孔凡一;600V FS结构IGBT的设计[D];电子科技大学;2014年
2 王骁玮;高K介质槽型功率MOS研究[D];电子科技大学;2014年
3 郑禄达;单片开关电源控制芯片中横向高压功率器件的研究与设计[D];电子科技大学;2015年
4 王为;1200V RC Trench IGBT的设计[D];电子科技大学;2015年
5 杨骋;6500V IGBT设计及动态特性研究[D];电子科技大学;2015年
6 范远航;新型低阻可集成SOI横向功率器件研究[D];电子科技大学;2014年
7 范叶;槽型低阻SOI横向功率器件研究与设计[D];电子科技大学;2014年
8 李鹏程;电导增强型高压功率器件研究[D];电子科技大学;2015年
9 黄示;硅基横向功率器件耐压新技术—漂移区形状调制技术[D];南京邮电大学;2014年
10 王小波;基于SOI的600V NLDMOS器件结构设计及特性研究[D];电子科技大学;2013年
,本文编号:2201645
本文链接:https://www.wllwen.com/kejilunwen/dianzigongchenglunwen/2201645.html