高可靠片上网络关键技术研究

发布时间：2018-09-03 10:31

【摘要】：SoC(System on Chip)内部以总线结构为基础的核间通信方式在传输速率、延时、规模扩展、全局时钟同步等方面面临愈发严峻的挑战,急需一种新的片上核间通信方式来解决这些问题,片上网络(NoC,Network on Chip)随之被提出。片上网络将片上总线的通信方式转变成基于网络分层和数据包交换的方式,将任务执行(运算、存储)和数据传输通信进行了有效分离,有利于降低系统设计复杂度;同时,较总线结构,片上网络还在扩展性、复用性、预测性、定制性等方面都有明显的优势,其必然代替片上总线成为新一代SoC片内通信的基础设施,因此有必要对片上网络中的关键技术进行分类研究。另外,SoC的集成度越来越高,其内部任何模块故障都会对系统的性能产生影响,甚至导致整个SoC芯片失效,进而使整个系统停止工作,因此,系统设计时必须考虑必要的容错措施,以提高整个系统的可靠性。本文结合片上网络的组成及研究现状,就系统任务调度映射、网络拓扑、路由算法等问题进行了详细研究,以提高片上网络系统在功耗、吞吐率和平均延时方面的性能。同时,分别在应用层和网络层进行了容错设计研究。论文的主要研究内容及成果如下:任务调度映射方面,结合片上网络系统任务调度特点,设计了任务模型、通信核图模型。通过模型能够准确计算出任务在不同分配方案下的运行成本、通信成本以及迁移成本,为调度算法提供详细准确的对比数据;同时,根据任务规模与可调用处理单元数目的相对关系,将任务调度问题划分为两种情况分类解决:对于任务规模相对可调用处理单元数较小,任务执行只调用部分处理单元的情况,分任务划分调度与任务映射两大步骤分别执行;对于任务需要调用片上全部处理单元的情况则通过调度算法一步完成。将粒子群算法进行了适应性设计,使其适用于处理异构多核上的任务调度问题,同时解决了粒子群算法在任务调度前期收敛速度过快易出现早熟、后期局部搜索能力弱的问题。拓扑方面,针对不同类型任务的通信需求差异,分析了蜂窝网络在数据通信方面的优势,设计了一种类蜂窝状的片上网络拓扑,整个拓扑结构规则,占用资源少,易于扩展。拓扑单元的中心位置可设置备有路由节点,为通信密集型任务提供更多链路选择,降低拥塞概率;同时对可靠性要求高的处理单元,设计了双端口结构的网络接口(NI,Network Interface),使得任何一个处理单元至少有两条路径与网络进行数据收发,当部分路由节点出现故障时能够快速切换到其他通信路径,而不至于使整个系统的性能降低太多,提高了系统的可靠性。路由方面,引入了缓存占用率和数据包跳转次数等参数,结合传统的维序路由和禁止拐弯模型各自优势,针对类蜂窝片上网络拓扑设计了一种自适应容错路由算法,算法保证了在数据传输过程中能够很好的避开故障节点或区域,同时能够实时的感知传输路径上的拥塞情况并动态调整传输路线。NoC实现方面,在分析硬件仿真优势的基础上,基于SoCKit平台搭建了一个NoC系统,并在其上对半色调算法进行了并行优化实现,验证了系统功能。通过对以上关键问题的研究,有效的提高了片上网络多核系统在应用层、网络层和物理层上任务执行效率,多种容错措施的设计增强了系统的可靠性,对基于片上网络多核系统的设计和应用具有实际指导意义。
[Abstract]:SoC (System on Chip) inter-core communication mode based on bus structure is facing more and more severe challenges in transmission rate, delay, scale expansion, global clock synchronization and so on. A new on-chip inter-core communication mode is urgently needed to solve these problems. NoC (Network on Chip) is proposed. Line communication mode is transformed into network layer and data packet switching mode, and the task execution (operation, storage) and data transmission communication are effectively separated, which is beneficial to reduce the complexity of system design; at the same time, compared with bus structure, NoC has obvious advantages in scalability, reusability, predictability, customization and so on. It is necessary to classify and study the key technologies of SoC. In addition, with the increasing integration of SoC, any module failure in SoC will affect the performance of the system, even lead to the failure of the whole SoC chip, and then stop the whole system. In order to increase the power consumption, throughput and average delay of the network-on-chip system, this paper makes a detailed study on the system task scheduling mapping, network topology, routing algorithm and other issues in combination with the composition and research status of the network-on-chip. The main contents and achievements of this paper are as follows: Task scheduling mapping, combined with the characteristics of task scheduling in network-on-chip system, designs the task model and communication core diagram model. The model can accurately calculate the operation of tasks under different allocation schemes. Cost, communication cost and migration cost provide detailed and accurate comparative data for scheduling algorithms. At the same time, according to the relative relationship between task size and the number of callable processing units, the task scheduling problem is divided into two categories: for the task size is relatively small, the task execution only calls part of it. In the case of physical unit, task partition scheduling and task mapping are performed separately; in the case of task requiring calling all processing units on the chip, the scheduling algorithm is implemented in one step. In terms of topology, the advantages of cellular network in data communication are analyzed according to the different communication requirements of different types of tasks, and a kind of cellular network-on-chip topology is designed. The whole topology structure rules, occupies less resources and is easy to use. The central location of the topology unit can be equipped with routing nodes to provide more links for communication-intensive tasks and reduce the probability of congestion. At the same time, a dual-port network interface (NI, Network Interface) is designed for processing units with high reliability, so that any processing unit has at least two paths and networks. When some routing nodes fail, they can switch to other communication paths quickly without reducing the performance of the whole system too much and improving the reliability of the system. Advantages, an adaptive fault-tolerant routing algorithm is designed for the topology of cellular-like network on chip. The algorithm guarantees that it can avoid the fault node or area well in the process of data transmission, and can sense the congestion on the transmission path in real time and adjust the transmission route dynamically. Based on SoCKit platform, a NoC system is built, and the halftone algorithm is optimized and implemented in parallel to verify the system functions. Through the study of the above key issues, the task execution efficiency of the network-on-chip multi-core system in application layer, network layer and physical layer is effectively improved, and the design of various fault-tolerant measures is enhanced. The reliability of the system has practical guiding significance for the design and application of multi-core system based on network on chip.
【学位授予单位】：西安电子科技大学
【学位级别】：博士
【学位授予年份】：2015
【分类号】：TN47

【相似文献】

中国期刊全文数据库 前10条

1 杨敏华;谷建华;周兴社;;片上网络[J];微处理机;2006年05期

2 鞠宏浩;顾华玺;尹小杰;;片上网络中服务质量的研究[J];计算机与现代化;2009年04期

3 刘炎华;刘静;赖宗声;;片上网络:新一代的片上系统结构[J];电子与封装;2011年05期

4 唐名华;;两种综合流量模式对片上网络性能影响分析[J];广东石油化工学院学报;2011年04期

5 韦良芬;王勇;;片上网络系统设计分析[J];吉首大学学报(自然科学版);2012年03期

6 王宏伟;陆俊林;佟冬;程旭;;层次化片上网络结构的簇生成算法[J];电子学报;2007年05期

7 付方发;张庆利;王进祥;喻明艳;孙玉峰;;支持多种流量分布的片上网络性能评估技术研究[J];哈尔滨工业大学学报;2007年05期

8 王宏伟;陆俊林;佟冬;程旭;;层次化的片上网络设计方法[J];北京大学学报(自然科学版);2007年05期

9 丁永文;刘建辉;;片上网络体系结构设计分析[J];科技信息(学术研究);2007年31期

10 周干民;;片上网络:下一代技术[J];商业文化(学术版);2007年06期

中国重要会议论文全文数据库 前10条

1 白原;郑焱;王红;杨士元;;不规则结构片上网络的测试方法研究[A];第六届中国测试学术会议论文集[C];2010年

2 王祺;吴宁;葛芬;;片上网络仿真与性能评估[A];全国第19届计算机技术与应用（CACIS）学术会议论文集（上册）[C];2008年

3 景乃锋;毛志刚;;面向片上网络的集成电路设计技术[A];第十届中国科协年会信息化与社会发展学术讨论会分会场论文集[C];2008年

4 付斌章;韩银和;李华伟;李晓维;;面向高可靠片上网络通信的低成本可重构路由算法[A];第六届中国测试学术会议论文集[C];2010年

5 齐树波;蒋江;李晋文;张民选;;面向片上网络的多播吞吐率和能量模型[A];第十五届计算机工程与工艺年会暨第一届微处理器技术论坛论文集（B辑）[C];2011年

6 张熙敏;李晋文;肖立权;;基于逃逸通道的片上网络拥塞缓解技术[A];第十六届计算机工程与工艺年会暨第二届微处理器技术论坛论文集[C];2012年

7 欧阳一鸣;朱兵;梁华国;;一种用于片上网络的自适应路由算法[A];全国第19届计算机技术与应用（CACIS）学术会议论文集（上册）[C];2008年

8 苏琦;李玉柏;王坚;;用OPNET实现片上网络仿真[A];2008年中国西部青年通信学术会议论文集[C];2008年

9 欧阳一鸣;刘蓓;齐芸;;三维片上网络测试的时间优化方法[A];第六届中国测试学术会议论文集[C];2010年

10 彭福慧;尤志强;邝继顺;张大方;;一种基于BFT型拓扑结构片上网络低费用测试方法[A];第六届中国测试学术会议论文集[C];2010年

中国重要报纸全文数据库 前1条

1 清华大学微处理器与SOC 技术研究中心 陈磊 王惊雷 李兆麟 汪东升;片上网络：解决CMP互连瓶颈[N];计算机世界;2005年

中国博士学位论文全文数据库 前10条

1 王坚;片上网络通信性能分析与优化[D];电子科技大学;2011年

2 乐千桤;基于智能算法的片上网络布局优化研究[D];电子科技大学;2014年

3 秦明伟;片上网络（NoC）业务量建模方法及应用研究[D];电子科技大学;2015年

4 周芳;片上网络低功耗设计方法研究[D];南京航空航天大学;2015年

5 杨鹏飞;高可靠片上网络关键技术研究[D];西安电子科技大学;2015年

6 王俊辉;高性能多核处理器的低功耗片上网络研究[D];国防科学技术大学;2015年

7 李宝亮;片上网络结构设计与性能分析关键技术研究[D];国防科学技术大学;2015年

8 马立伟;专用片上网络设计方法：通信建模、拓扑构造与自动生成[D];清华大学;2006年

9 赵建武;片上网络系统可测试性设计及测试技术研究[D];电子科技大学;2009年

10 王炜;面向大规模片上多处理器的片上网络关键技术研究[D];清华大学;2010年

中国硕士学位论文全文数据库 前10条

1 王晓袁;片上网络系统模型[D];西安电子科技大学;2008年

2 付方发;片上网络性能评估平台设计[D];哈尔滨工业大学;2007年

3 王祺;基于应用的片上网络设计与性能评估[D];南京航空航天大学;2009年

4 刘华;片上网络多播通信关键技术研究[D];武汉理工大学;2011年

5 李慧;光片上网络的可靠性研究[D];西安电子科技大学;2013年

6 钟阳;片上网络功耗分析及其优化策略研究[D];电子科技大学;2014年

7 金焘;无线片上网络研究综述及对广播和汇播通信的优化研究[D];南京大学;2013年

8 方志强;异步2D-Torus片上网络自适应路由算研究与实现[D];东北大学;2014年

9 范绍聪;异构多核片上网络的低功耗映射研究[D];广东工业大学;2016年

10 郭桂雨;基于片上网络多核处理器设计与协同验证[D];北京交通大学;2016年

，

本文编号：2219720