基于场板技术的高压RESURF LDMOS器件以及高压互连的研究

发布时间：2018-11-20 06:58

【摘要】：在高压功率集成电路中,有时需要将电路的高压区域和低压区域集成在同一芯片上,为了实现高压区域和低压区域的信号传输功能,需要一种高耐压的器件。高压LDMOS(Lateral Double-diffused MOSFET)具有高电压、大电流、大功率等特点,可以作为高压功率集成电路中的开关使用,用来传输控制信号,实现高压区域与低压区域的信号传输功能。在高压功率LDMOS器件的终端结构设计过程中,为了减小冶金结曲率半径对耐压的影响,高压LDMOS的版图结构通常设计成圆形和跑道型,并且漏极在器件版图结构的中心,这就使得连接漏极的高压互连线HVI(High Voltage Interconnection)跨过器件漂移区的表面,HVI会影响器件漂移区以及硅表面的电势分布,使得等势线在器件部分区域过于集中而出现电场峰值,大的电场峰值会使得器件发生提前击穿,导致器件的耐压值远低于预期的耐压值。为了避免击穿电压的降低,目前在器件设计过程中采用较多的方法有:厚绝缘层技术、降场层技术、场板技术和自屏蔽技术,这几种技术能有效的避免由HVI所导致的器件耐压值降低的问题。其中场板技术能够有效的优化器件表面电势分布,降低电场峰值,提高器件的击穿电压,场板的数量、长度等参数对高压LDMOS器件的耐压有较大影响。本文主要研究内容如下:(1)高压LDMOS器件的研究设计以及RESURF机理研究本文所研究的器件是耐压为600V的RESURF-LDMOS器件。通过仿真软件Silvaco分别从器件和工艺角度研究了外延层浓度和P-top剂量对器件耐压的影响,使得外延层浓度和P-top剂量之间的关系满足RESURF条件,表面冶金结击穿转移到内部外延层和衬底的击穿,由于衬底和外延层的浓度相对较低,因此具有较高的击穿电压,从而提高器件的耐压。(2)高压互连以及器件终端结构的研究通过对器件终端结构的研究来改善高压互连线对器件性能参数的影响,并对高压互连线进行建模分析,并与仿真数据进行了拟合对比。最后基于对高压互连线的深入分析与研究,得到了以下四种技术来降低高压互连线对器件的影响:厚绝缘层技术、降场层技术、场板技术和自屏蔽技术。其中厚绝缘层技术主要通过增加HVI与器件表面的距离来降低HVI对器件的影响;降场层技术主要通过在漂移区引入额外的掺杂层来辅助HVI下的漂移区耗尽以降低HVI对器件击穿电压的影响;场板技术主要通过优化器件表面电势与电场分布来降低HVI对器件的影响;自屏蔽技术避免了HVI跨过器件的表面,因而不需要额外的结构来降低HVI对器件的影响。(3)带浮空场板的高压功率LDMOS器件的研究设计场板技术的工艺实现简单,不需要额外的工艺步骤,单层浮空场板可以使用多晶硅制作,与栅极在同一次工艺中完成。本文主要通过仿真研究了外延层浓度、P-top层剂量与场板之间的关系,其中对场板的研究主要包括场板个数,间距,长度以及双层场板的层间距对器件耐压的影响。最后给出了器件各个参数与耐压之间的关系、工艺步骤以及版图设计。
[Abstract]:......
【学位授予单位】：电子科技大学
【学位级别】：硕士
【学位授予年份】：2015
【分类号】：TN386

【相似文献】