高速LVDS串行接口发送端设计

发布时间：2019-07-10 16:54

【摘要】：在信息技术快速发展的今天,大幅增加的数据信息量,使得人们对信息传输速率提出了更高的要求。由于自身技术的缺陷,传统I/O接口电路越来越不能满足这种需求。鉴于这种情况,急切需要一种新的接口技术来提供更高的数据传输速率,并且兼具噪声低、功耗低、成本低等优势。而具有高速、低功耗、低噪声及低成本的低压差分信号传输(LVDS:Low Voltage Differential Signaling)新技术为这一问题的解决带来了可能。本文在对高速接口电路深入研究的基础上,设计一种高速LVDS串行接口发送端电路。电路整体结构包括:LVDS主体驱动电路、并串转换电路、单端转差分电路、带隙基准电路、电压-电流转换电路。LVDS主体驱动电路将CMOS信号转换成LVDS信号,并为信号传输提供驱动能力。分析比较LVDS驱动器不同实现方式的优缺点,选择合适的电路结构设计该电路,采用一种新的共模反馈电路,通过反馈电压直接调节输出共模电压,与一般间接调节模式相比,这种新的调节模式对输出共模电压的稳定更加直接有效。并串转换功能由两部分来实现,在数字域,输入的10路并行信号经过两个5:1MUX电路,转换成2路并行信号,再经过模拟域基于CML结构的2:1MUX电路,实现电路的并串转换,这种设计方式避开数字传输能力的限制,提高数据传输速率。单端转差分电路为驱动电路的信号预处理电路,将输入的单端信号转换成差分信号。带隙基准电压源和电压-电流转换电路作为发送端辅助电路。带隙基准电压源采用放大器钳位传统方式实现,同时在电路中引入曲率补偿电路,实现基准电压源的低温漂。基准电压源为共模反馈电路提供一个精准的参考电压,作为输出共模电压的参考值。电压-电流转换电路为驱动电路提供一个高精度的偏置电流。最后介绍了版图设计的基本流程及其设计中应注意的一些通用规则,基于TSMC 0.18 CMOS工艺完成发送端版图设计。采用Cadence Spectre仿真器,对各模块及整体发送端电路进行模拟仿真,并给出相对应仿真结果。仿真结果表明,基准输出电压为1.24V,在-40℃~125℃温度范围内,温度系数为3.02×10-6/℃,温漂较低。发送端能够正确实现10路并行信号到1路串行信号的转换,最高速率可以达到1.25Gbps,输出LVDS信号的共模电平稳定在1.24V左右,差分输出摆幅为230mV,达到设计要求。
文内图片：
图片说明：单端转差分电路仿真图
文内图片：
图片说明：五相时钟电路仿真结果图
【学位授予单位】：湘潭大学
【学位级别】：硕士
【学位授予年份】：2017
【分类号】：TN432

【参考文献】

相关期刊论文 前10条

1 胡庆成;贺凌炜;周晓彬;;一种高速LVDS接收电路的设计[J];电子与封装;2016年07期

2 张开礼;徐志军;徐勇;范凯鑫;孔磊;;单芯片高速LVDS发射器设计与实现[J];军事通信技术;2016年01期

3 宋海伟;肖洋;梁广;龚文斌;余金培;;基于LVDS的高速数传方法研究[J];信息技术;2015年02期

4 胡星;邝继顺;袁珩洲;李少青;;高速接口故障波形形态分析[J];计算机科学;2014年12期

5 章睿;杨瑞瑞;张文沛;;一种高速数据接口的设计方法[J];通信技术;2014年01期

6 宁合伟;甄国涌;任勇峰;;低压差分信号接口的优化设计[J];自动化仪表;2012年04期

7 张俊安;杨毓军;俞宙;张瑞涛;付东兵;余金山;;一种高速LVDS驱动电路的设计[J];微电子学;2011年01期

8 韦雪明;李平;;串行低压差分信号接收器设计[J];半导体技术;2010年12期

9 孟令军;张国兵;王宏涛;李宝钢;;基于FPGA的LVDS高速差分接口应用[J];化工自动化及仪表;2010年05期

10 ;LOW-POWER LVDS I/O INTERFACE FOR ABOVE 2GB/S-PER-PIN OPERATION[J];Journal of Electronics(China);2009年04期

相关博士学位论文 前1条

1 韦雪明;高速SERDES接口芯片设计关键技术研究[D];电子科技大学;2012年

相关硕士学位论文 前10条

1 宁源;2.5Gbps高速VML接口电路的设计与研究[D];西安电子科技大学;2015年

2 时飞;2.5Gbps串行接口发送端设计[D];北京理工大学;2015年

3 吴劲波;SerDes接口电路中transmitter模块的低功耗设计[D];电子科技大学;2014年

4 马娟;基于40nm工艺下的LVDS设计与实现[D];北京交通大学;2014年

5 高思鑫;超高速ADC/DAC中高速CML串行接口电路的研究与设计[D];西安电子科技大学;2014年

6 韦龙飞;多速率SerDes发送模块芯片设计与验证[D];电子科技大学;2013年

7 何冰;一种2.5Gbps LVDS收发器设计[D];西安电子科技大学;2013年

8 潘鹏亨;5Gbps高速CML发送器的设计与实现[D];国防科学技术大学;2011年

9 周祥福;高速VML收发器的研究与设计[D];电子科技大学;2011年

10 彭鼎之;基于LVDS高速串行数据传输的接收系统研究和设计[D];电子科技大学;2011年

，

本文编号：2512756