基于余数系统的数字频率合成技术研究及实现

发布时间：2019-07-22 19:32

【摘要】：直接数字频率合成器(Direct Digital Synthesizer,DDS)被广泛地应用于现代电子系统中,是电子通信系统数字化设计的关键部件。直接数字频率合成器被喻为众多电子系统的“心脏”,其重要性不言而喻。传统的数字频率合成器为了较好的输出波形性能需要较大的硬件规模,通常实现中仅取相位累加器输出的高位作为查找表的寻址信号,这导致了DDS的相位截短误差。针对此问题,本文分别研究了基于余数系统(Residue Number System,RNS)以及余数与代数整数量化(Algebraic Integer Quantization,AIQ)相结合的直接数字频率合成方法及实现结构,目的在于保证波形输出性能同时减少硬件资源,或在相同硬件资源消耗下提高输出波形的性能。本文首先利用余数系统各通道之间独立并行计算特性,将用于查找表寻址的相位信息进行余数化,使得传统DDS的查找表深度由N压缩至,大幅度减小查找表深度的同时提升系统运行速度,其代价是需要对查找表的输出进行乘加运算才能得到最终输出。为了提高乘加运算的性能,本文进一步将查找表的存储样点进行第二次余数化处理,以降低运算复杂度和提高运算精度。这种将相位或样点值进行余数化处理来压缩DDS存储空间的方法需要额外的乘加运算,但在高输出波形性能情况下具有较好的面积、时延性能。另一方面,为了进一步降低后续定点乘加运算中截位所带来的输出波形信噪比损失并提高DDS存储样点的精度,本文还进行了基于代数整数(Algebraic Integer,AI)表示的DDS设计方法研究。代数整数量化可以利用较小的整数向量来近似或完全等价地表示实数,其主要特点是在乘加运算中无精度损失。虽然代数整数的加法运算各通道是独立和并行的,但乘法运算却较复杂。为了改进代数整数量化乘法的问题,本文将代数整数和余数系统结合起来,以保持高精度运算的同时加法和乘法运算各通道间相互独立、并行。结合本文所提出的基于RNS的DDS结构,存储在查找表的样点值用代数整数表示可减少由后续乘加运算带来的额外开销。针对以上问题的研究,本文进行了基于余数系统、余数系统和代数整数相结合的直接数字频率合成器的算法和结构设计、硬件实现及性能分析。理论及仿真分析和基于ASIC的实现结果表明在一定条件下本文提出的直接数字频率合成器在保证相同输出波形性能的同时,能大幅度压缩存储空间并提升系统运行速度。例如,在归一频率分辨率为321 2、输出位宽为16bit、输出无杂散散动态范围(Spurious Free Dynamic Range,SFDR)约为108d B的条件下,本文提出的基于两通道余数系统的相位截短DDS的面积仅为相应的传统DDS的6%,时延性能也优于传统DDS。
【学位授予单位】：电子科技大学
【学位级别】：硕士
【学位授予年份】：2016
【分类号】：TN741

【相似文献】

相关期刊论文 前10条

1 马上;胡剑浩;;新颖的余数系统到二进制系统转换方法[J];电子科技大学学报;2010年04期

2 武继刚;关于余数系统中快速比较算法的注记[J];烟台大学学报(自然科学与工程版);1997年01期

3 杨列亮，，李承恕;基于剩余数系统的直接序列扩频多址通信方式及其性能[J];电子学报;1996年07期

4 吕晓兰;肖明;;4模剩余数系统FIR数字滤波器设计[J];电子设计工程;2014年12期

5 马上;胡剑浩;张林;凌翔;;一种基为{2~n-1,2~n+1,2~(2n)+1}的余数系统奇偶检测方法及其应用[J];中国科学(E辑:信息科学);2008年04期

6 马上;胡剑浩;叶燕龙;;以{2~n-1,2~n,2~n+1}为基的余数系统2~n高性能缩放[J];电子科技大学学报;2010年02期

7 王玉祥;PRNS──有权剩余数系统[J];计算机学报;1994年08期

8 张译匀;周婉婷;李磊;;一种基于余数系统的奇偶检测算法及VLSI实现[J];微电子学与计算机;2014年03期

9 马上;胡剑浩;叶燕龙;张林;凌翔;;一种有符号余数系统2~n缩放方法及VLSI实现[J];中国科学:信息科学;2010年06期

10 赵英旭;李磊;;基于余数基{2~n-1,2~n,2~n+1}的高效RNS缩放结构[J];微电子学与计算机;2014年05期

相关会议论文 前2条

1 胡剑浩;;“余数系统”在通信集成电路中的应用及电子科技大学研究情况[A];第五届中国通信集成电路技术与应用研讨会会议文集[C];2007年

2 马上;胡剑浩;;余数系统在VLSI设计中的基本问题研究与进展[A];中国通信集成电路技术与应用研讨会文集[C];2006年

相关博士学位论文 前1条

1 马上;基于余数系统的数字信号处理VLSI实现关键技术研究[D];电子科技大学;2009年

相关硕士学位论文 前10条

1 李成冬;基于余数系统的RSA加密运算电路的设计[D];华南理工大学;2015年

2 尹鹏胜;基于RRNS纠错算法研究[D];电子科技大学;2014年

3 张译匀;余数系统检测单元与运算单元的设计与实现[D];电子科技大学;2014年

4 汪陈浩;余数系统中关键问题的研究—余数系统后向转换及应用[D];电子科技大学;2015年

5 赵英旭;余数系统中余数基构建和数值缩放的研究[D];电子科技大学;2014年

6 方琦;余数系统后置转换电路的设计[D];华南理工大学;2016年

7 张凤君;基于余数系统的数字频率合成技术研究及实现[D];电子科技大学;2016年

8 严海;余数系统中模加和模乘单元设计[D];电子科技大学;2016年

9 刘建根;冗余余数系统在高斯噪声下的纠错[D];兰州大学;2012年

10 牛旭;高斯噪声下的余数系统[D];兰州大学;2012年

本文编号：2517838