沟道和漂移区正应变的LDMOS器件制作方案和优化

发布时间：2017-03-16 20:07

  本文关键词：沟道和漂移区正应变的LDMOS器件制作方案和优化，，由笔耕文化传播整理发布。

【摘要】：在小尺寸器件中被广泛研究和采用的应变硅技术,通过对硅的能带结构进行裁剪,有效减小载流子的有效质量和散射率,提升载流子的迁移率。随着无线通信技术的飞速发展,为了适应高速高质量的信息传输需求,在基站和手持设备中被大量使用的硅基射频(RF)功率器件LDMOS的尺寸已经小到零点几个微米。有部分研究人员为了克服LDMOS器件发展的障碍,将应变硅技术运用到小尺寸LDMOS器件中并获得了很好的效果,但这些应力实施方案没有考虑到LDMOS器件结构的特殊性,采用的依然是MOS器件中主流的的应力方法,对器件性能提升的同时使器件的击穿特性恶化。为此,我们创造性的提出了通过两种本征应变的氮化硅薄膜向LDMOS器件沟道和漂移区中引入正应力的应力施加方法,并以合作单位的小尺寸LDMOS工艺线为依托,探索应力实施方案,主要的研究工作有:首先,氮化硅薄膜中的本征应力的大小是决定LDMOS器件中引入正应力大小的关键,我们探究了通过PECVD淀积高张应力和高压应力的设备参数调节方式并做了总结。根据实际设备的使用情况,制定出了淀积高应力薄膜的操作方法。其次,对于应力可能导致的硅片翘曲问题,通过有限元仿真软件Abaqus进行仿真研究,发现将应力薄膜在晶片上覆盖的面积减小时可以消除翘曲问题。接着,根据工艺线条件,制定出沟道和漂移区正应变的LDMOS器件应力实施方案,在LDMOS器件源漏区形成硅化物后,通过前端工艺在器件表面淀积一层薄的氧化层,用于后端工艺淀积本征应变的氮化硅薄膜时阻隔金属粒子对器件表面的沾污,也可以作为氮化硅与硅衬底接触的缓冲层。氧化硅淀积完成后,将器件拿到后端工艺中,通过PECVD在整个器件表面淀积压应力的氮化硅薄膜,接着进行高温退火,将氮化硅薄膜中的压应力转变成张应力,刻蚀掉器件漂移区上的氮化硅薄膜,然后在整个器件表面淀积压应力的氮化硅薄膜,刻蚀掉除漂移区以外的压应力的氮化硅薄膜,至此,两种本征应变的氮化硅薄膜淀积完成。最后,基于合作单位提供的LDMOS器件工艺步骤,通过Sentaurus工艺和电学仿真,最后发现在氮化硅薄膜中的应力为1 GPa时,沟道和漂移区正应变的LDMOS器件比无应力器件的驱动电流提高了10.2%,跨导提升了14.6%,跨导的下降会延后,器件的击穿电压保持不变,漂移区电子迁移率提高了41.5%,频率提高了7.5%,在大的栅压下,频率提升幅度达到40.5%。
【关键词】：应变硅技术 小尺寸LDMOS 两种本征应变 翘曲
【学位授予单位】：电子科技大学
【学位级别】：硕士
【学位授予年份】：2016
【分类号】：TN386.1
【目录】：

• 摘要5-6
• ABSTRACT6-10
• 第一章 引言10-16
• 1.1 课题的背景及意义10-12
• 1.2 国内外研究动态12-14
• 1.3 本论文主要研究内容14-16
• 第二章 应力引入技术和应力施加方案16-29
• 2.1 应变硅技术16-22
• 2.1.1 双轴应变技术17-19
• 2.1.2 单轴应变技术19-22
• 2.2 氮化硅盖帽层(CESL)应变技术22-25
• 2.2.1 氮化硅应力膜施加应力过程22-23
• 2.2.2 氮化硅应力膜覆盖方式23-25
• 2.3 沟道与漂移区正应变的LDMOS器件25-28
• 2.3.1 体硅LDMOS器件结构25-26
• 2.3.2 对LDMOS器件应力施加26-28
• 2.4 本章小结28-29
• 第三章 氮化硅材料应力提升与应力器件制作工艺29-50
• 3.1 淀积高应力的氮化硅薄膜30-39
• 3.1.1 氮化硅薄膜的本征应力30-31
• 3.1.2 测试应力的方法31-32
• 3.1.3 淀积氮化硅设备32-35
• 3.1.4 PECVD淀积高压应力氮化硅膜35-37
• 3.1.5 PECVD淀积高张应力氮化硅膜37-39
• 3.2 退火温度对氮化硅薄膜本征应力的影响39-40
• 3.3 硅片翘曲40-46
• 3.3.1 应力导致的翘曲问题分析40-41
• 3.3.2 翘曲问题解决41-46
• 3.4 应力器件制作工艺46-48
• 3.4.1 应力施加方案46-47
• 3.4.2 应力器件工艺步骤47-48
• 3.5 本章小结48-50
• 第四章 沟道和漂移区正应变的LDMOS器件电学特性50-69
• 4.1 器件参数校正50-56
• 4.2 沟道和漂移区正应边LDMOS电学特性56-66
• 4.2.1 应力分析56-62
• 4.2.2 应力对器件性能的提升62-66
• 4.3 工艺偏差对应力器件电学特性的影响66-67
• 4.4 本章小结67-69
• 第五章 结论69-71
• 致谢71-72
• 参考文献72-77
• 攻读硕士期间取得的成果77-78

【相似文献】

中国期刊全文数据库 前10条

1 陈星弼,杨功铭;横向结构深结功率MOSFET漂移区的优化设计[J];微电子学;1988年04期

2 管小进;王子欧;帅柏林;;DDDMOS特性研究与建模[J];苏州大学学报(工科版);2006年03期

3 李琦;王卫东;赵秋明;晋良念;;薄型双漂移区高压器件新结构的耐压分析[J];微电子学与计算机;2012年02期

4 杨坤进;汪德文;;逆导型非穿通绝缘栅双极晶体管仿真[J];半导体技术;2013年07期

5 冯银宝;;双漂移区离子注入毫米波雪崩二极管[J];半导体情报;1972年01期

6 张琳娇;杨建红;刘亚虎;朱延超;;短漂移区静电感应晶体管的特性研究[J];半导体技术;2013年03期

7 ;简讯[J];半导体情报;1974年06期

8 吴秀龙;陈军宁;柯导明;孟坚;;高压LDMOS功耗的分析[J];半导体技术;2006年10期

9 文燕;;LDMOS模型设计及参数提取[J];电子与封装;2012年07期

10 唐本奇,王晓春,高玉民,罗晋生;RESURF 二极管的低温优化模型[J];电力电子技术;1997年04期

中国重要会议论文全文数据库 前4条

1 冯松;高勇;杨媛;;1100V IGBT结构参数的分析[A];2008中国电工技术学会电力电子学会第十一届学术年会论文摘要集[C];2008年

2 杨寿国;罗小蓉;李肇基;张波;;阶梯厚度漂移区SOI新结构耐压分析[A];四川省电子学会半导体与集成技术专委会2006年度学术年会论文集[C];2006年

3 郭宇锋;蹇彤;徐跃;王志功;;一种具有阶梯漂移区的新型SOI横向耐压结构[A];2008中国电工技术学会电力电子学会第十一届学术年会论文摘要集[C];2008年

4 郭宇锋;王志功;;阶梯厚度漂移区SOI横向高压器件[A];第十届中国科协年会论文集（四）[C];2008年

中国博士学位论文全文数据库 前10条

1 王卓;薄层SOI高压LDMOS器件模型与特性研究[D];电子科技大学;2015年

2 伍伟;横向超结器件模型与新结构研究[D];电子科技大学;2014年

3 李琦;薄漂移区横向高压器件耐压模型及新结构[D];电子科技大学;2008年

4 孟坚;LDMOS的可靠性和温度特性研究[D];安徽大学;2007年

5 范杰;高压低导通电阻SOI器件模型与新结构[D];电子科技大学;2013年

6 成建兵;横向高压DMOS体内场优化与新结构[D];电子科技大学;2009年

7 李俊宏;高介电常数材料在功率器件上的应用研究与新器件的实现[D];电子科技大学;2013年

8 杨文伟;SOI RESURF原理研究及SOI LDMOS研制[D];中国科学院研究生院（上海微系统与信息技术研究所）;2004年

9 高珊;复合栅多阶梯场极板LDMOS电学特性的研究[D];安徽大学;2007年

10 吴丽娟;电荷型高压SOI器件模型与新结构[D];电子科技大学;2011年

中国硕士学位论文全文数据库 前10条

1 张易;沟道和漂移区正应变的LDMOS器件制作方案和优化[D];电子科技大学;2016年

2 李丹;600V Trench FS IGBT的设计[D];电子科技大学;2016年

3 张彦辉;新型超低阻高压SOI器件设计与工艺分析[D];电子科技大学;2016年

4 尹超;易集成的槽型低阻功率MOSFET研究[D];电子科技大学;2016年

5 宋炜;一种具有新型结终端的横向功率MOS仿真设计[D];电子科技大学;2016年

6 黄示;硅基横向功率器件耐压新技术—漂移区形状调制技术[D];南京邮电大学;2014年

7 邹淅;应变RF LDMOSFET的研究[D];电子科技大学;2015年

8 王小波;基于SOI的600V NLDMOS器件结构设计及特性研究[D];电子科技大学;2013年

9 刘全旺;SOI阶梯掺杂LDMOS的设计与实验[D];电子科技大学;2006年

10 裴晓延;具有多凹陷源/漏漂移区的4H-SiC MESFETs设计与仿真[D];西安电子科技大学;2014年

  本文关键词：沟道和漂移区正应变的LDMOS器件制作方案和优化，由笔耕文化传播整理发布。

本文编号：252278