硬件木马技术研究进展

发布时间：2019-08-28 18:09

【摘要】：通常存在于应用软件、操作系统中的信息安全问题正在向硬件蔓延。硬件木马是集成电路芯片从研发设计、生产制造到封装测试的整个生命周期内被植入的恶意电路,一经诱发,将带来各种非预期的行为,造成重大危害。当前,SoC芯片大量复用IP核,意味着将有更多环节招致攻击;日益增长的芯片规模又使得硬件木马的检测变得更难、成本更高。因此,硬件木马的相关技术研究成为硬件安全领域的热点。介绍了硬件木马的概念、结构、植入途径和分类,对硬件木马的设计、检测和防御技术进行了分析、总结和发展趋势预测,着重分析了检测技术。
【图文】：

失效分析技术,木马,检测技术,硬件

第２期尹勇生等：硬件木马技术研究进展测技术分类如图２所示。图２硬件木马的检测技术分类３．１基于失效分析技术失效分析技术是一种简单、易于理解的硬件木马检测技术，即通过破坏芯片封装，采用逆向工程获取电路结构，并与原始电路结构进行对比，最终确认是否存在硬件木马。文献［８］提出一种利用电子显微镜扫描成像检测硬件木马的方法，通过获取电路结构图像、基本图像处理、比较被提取的芯片图像与标准模型等步骤，可以检测到任何门级的修改、置换、移除及添加，具有精度高、覆盖率高和不受工艺影响的优点。此方法虽然可以达到极高的准确率，但存在的缺点是显而易见的：对于结构复杂或者大规模的ＩＣ，，需要花费大量的时间，投入成本巨大；只能确认被检测的芯片是否被植入硬件木马，并不能确保其他的芯片安全；随着ＩＣ集成度越来越高，工艺尺寸越来越小，超过了现有设备的观察范围。３．２基于逻辑测试技术对那些改变电路功能的硬件木马，可以采用基于逻辑测试技术的方法进行检测。逻辑测试技术是基于自动测试向量生成技术（ＡＴＰＧ）和可测性设计技术（ＤＦＴ）来实现的。利用ＤＦＴ技术，可以减少测试应用的时间；利用ＡＴＰＧ技术，可以提高测试的效率。施加大量的测试激励信号，对比输出结果与预期结果是否一致，以此来判定是否含有硬件木马。文献［９］提出一种便于逻辑测试的结构，其基本思想是定义一个特殊的运作模式，称为透明模式，架构如图３所示。图３透明模式的架构在透明模式下，输入特定的密钥时会得到相对应的签名，若模块中的任何一个节点被木马篡改，就会导致签名与预期的不同，从而检测到硬件木马的存在。此方法的硬件木马检测率可达

工艺变化,检测结果,木马,硬件

会影响动态电流的变化，因此，功耗分析可以用来区分可信和不可信ＩＣ芯片之间的差异。在最高工作频率（ｆｍａｘ）和动态电流（ＩＤＤＴ）下可以减小工艺偏差对硬件木马检测的影响，基于此，文献［１１］提出一种新型的硬件木马检测技术。工艺变化对平均动态电流或最高工作频率的影响表明，由硬件木马造成的影响会被淹没在工艺噪声中，使硬件木马很难被检测到，如图６（ａ）、（ｂ）所示。需要将硬件木马造成的影响与工艺变化的影响隔离开，才能较快地判断ＩＣ芯片是否含有硬件木马，如图６（ｃ）所示，其实验结果如图６（ｄ）所示。可以看出，含有硬件木马的芯片与标准ＩＣ芯片有明显的区别。此方法可以在较大的工艺变化下，很好地检测复杂的组合型硬件木马。图６工艺变化对ＩＤＤＴ与ｆｍａｘ的影响及检测结果３．３．３时序信号分析１个芯片包含许多条延迟路径，每一条都代表芯片的一种身份特性，利用这些时序特性可以生成延时路径指纹。文献［１２］提出一种带有弹性的测量路径延迟的方法，用以检测硬件木马。时钟的上升沿来临时，数据离开寄存器，进入组合逻辑处理，并存储于下一个寄存器，由此可以得到数据在２个寄存器之间的传输延迟。精确的时序延迟受工艺角偏差（片内和片间）、实验条件以及输入数据的影响较大。文献［１２］提出的路径延迟模型为：Ｄ（ｐ，α，ｃ）＝Ｑ（ｃ）·［ｄ（ｐ，α）＋ｖ（ｐ，α，ｃ）］（１）测量模型为：Ｄ（ｐ，α，ｃ）＝Ｑ（ｃ）·［ｄ（ｐ，α）＋ｖ（ｐ，α，ｃ）］＋ＨＨＴ（ｐ，α
【作者单位】：合肥工业大学微电子设计研究所;
【基金】：安徽省科技攻关资助项目(JZ2014AKKG0430) 中央高校基本科研业务费专项资金资助项目(2014HGCH0010)
【分类号】：TN40

【相似文献】