当前位置:主页 > 科技论文 > 电子信息论文 >

MEMS谐振式加速度计频率检测电路设计

发布时间:2017-03-18 05:01

  本文关键词:MEMS谐振式加速度计频率检测电路设计,由笔耕文化传播整理发布。


【摘要】:在现今社会中,加速度计的微型化和数字化集成技术渐渐成为各个领域竞相研究的热点问题。本文研究的MEMS谐振式加速度计是一种新型的加速度计,其被用来检测被测量对象加速度信息。与传统的加速度计相比,MEMS谐振式加速度计具有如下的优点:体积小、输出信号稳定、精确度高和可靠性高等。MEMS谐振式加速度计的优点主要在于具有高精度的频率采样和系统的误差补偿。本文立足于谐振式加速度计其特有的差动频率输出的特点,对静态与动态工作中的加速度计进行高精度的测量,研究并设计了一种高精度实时的频率检测电路,并进行了接口电路中数字检测信号处理补偿的设计。本论文的主要研究设计内容可以通过以下几个部分来展示:本文中具体的电路设计主要包括三大模块,分别为模拟频率信号初测模块、数字信号算法处理模块和频率输出实时显示模块。其中模拟频率初测模块采用时序识别网络和基于FPGA的高精度采样补偿技术;数字信号处理模块采用LMS算法进行数据计算和补偿;出于对逻辑资源使用量和数据处理速度的考虑,频率输出显示时选用UART串口通信搭载在FPGA上进行实现。本文借助Matlab软件搭建系统的算法模型,确定性能指标为:所设计的频差检测系统中队的中心频率为25KHz,动态检测频率范围为10KHz,加速度检测更新周期为200ms下的差频分辨率可达到1×10-3 Hz,LMS算法的采样深度为216,测量精度为4×10-8。采用QuartusII软件进行IP核配置和编写Verilog代码完成各个模块的设计,并利用Modelsim软件和Quartus II软件联合进行仿真,证实功能的正确性。构建基于FPGA的硬件开发系统,包括用户自定义IP核的配置和整体硬件平台的搭建,采用Verilog语言编写硬件语言,实现预期设计的功能。最后进行板级验证,利用ASK2C8开发板对设计进行功能仿真和时序验证,误差的数量级满足要求,小于0.001Hz。
【关键词】:谐振式加速度计 数字频率检测 LMS算法 数字硬件电路实现
【学位授予单位】:哈尔滨工业大学
【学位级别】:硕士
【学位授予年份】:2016
【分类号】:TH824.4;TN702
【目录】:
  • 摘要4-5
  • Abstract5-8
  • 第1章绪论8-17
  • 1.1 课题背景8-9
  • 1.2 国内外研究发展及现状9-15
  • 1.2.1 国外谐振式加速度计发展现状9-13
  • 1.2.2 国内加速度计数字一体化发展现状13-15
  • 1.3 本课题的研究目的及意义15-16
  • 1.4 主要研究内容16-17
  • 第2章谐振式加速度计工作原理17-27
  • 2.1 引言17
  • 2.2 MEMS谐振式加速度计工作原理17-20
  • 2.3 谐振式加速度计频率模拟检测原理20-22
  • 2.4 谐振式加速度计数字检测原理22-26
  • 2.5 本章小结26-27
  • 第3章数字谐振式频差输出电路27-37
  • 3.1 引言27
  • 3.2 谐振式频差输出电路设计27-28
  • 3.3 差动频率输出电路28-31
  • 3.4 差频电路抗干扰设计31-33
  • 3.4.1 差动频率输出电路测试32-33
  • 3.5 基于FPGA的高精度数据采集33-36
  • 3.5.1 采样测量原理与方案设计33-34
  • 3.5.2 高频数据采集系统的设计与实现34-36
  • 3.6 本章小结36-37
  • 第4章 LMS算法补偿37-48
  • 4.1 引言37
  • 4.2 LMS补偿算法的结构和开发37-43
  • 4.2.1 lms的算法原理37-38
  • 4.2.2 LMS算法的实现结构38-39
  • 4.2.3 LMS算法的字长效应39-40
  • 4.2.4 符号LMS算法原理40-41
  • 4.2.5 LMS算法的MATLAB仿真41-43
  • 4.3 谐振式频率计自适应滤波器43-47
  • 4.3.1 自适应滤波器原理43-45
  • 4.3.2 FPGA硬件系统搭建45-47
  • 4.4 本章小结47-48
  • 第5章数字ASIC设计及板级验证48-59
  • 5.1 引言48
  • 5.2 数字ASIC设计48-53
  • 5.2.1 综合的约束设计49-51
  • 5.2.2 物理综合实现51-53
  • 5.3 FPGA的板级验证53-58
  • 5.3.1 FPGA的选型53
  • 5.3.2 FPGA的具体开发流程53
  • 5.3.3 整体电路的板级验证方案53-54
  • 5.3.4 验证结果54-58
  • 5.4 本章小结58-59
  • 结论59-60
  • 参考文献60-65
  • 致谢65

  本文关键词:MEMS谐振式加速度计频率检测电路设计,由笔耕文化传播整理发布。



本文编号:253935

资料下载
论文发表

本文链接:https://www.wllwen.com/kejilunwen/dianzigongchenglunwen/253935.html


Copyright(c)文论论文网All Rights Reserved | 网站地图 |

版权申明:资料由用户96a1f***提供,本站仅收录摘要或目录,作者需要删除请E-mail邮箱bigeng88@qq.com