700V功率VDMOS设计

发布时间：2019-09-24 12:22

【摘要】：功率MOS场效应晶体管是近年来功率器件领域发展速度相当快的一种新型器件。垂直双扩散MOS管(VDMOS)作为功率MOS的重要一员,由于其输入阻抗高、开关速度快、工作频率高、驱动功率低、频率特性好、热稳定性好等特点,为电力电子领域不断高速发展提供强大支撑力量,大量应用于开关电源、车用电子、光伏照明等市场。随着VDMOS应用领域的不断扩展,VDMOS的低压与中高压产品也越来越多。对于低压领域的VDMOS,导通电阻越低,功耗越小,市场竞争力越强；而对于中高压VDMOS而言,器件耐压越高,对产品设计的要求就越高,投入的成本也会相应增大,想要得到更强的市场竞争力就越难。本文首先介绍功率半导体器件的发展历程与应用频率和电压范围,并对功率VDMOS的发展与现状作了详细介绍。紧接着介绍了700V功率VDMOS的设计过程。基于Sentaurus TCAD仿真平台,本文设计击穿电压700V,导通电阻2.4Ω、3.0Ω2、3.3Ω2,阈值电压2～4V的功率VDMOS.在生产工艺有一定限制的情况下,通过仿真优化元胞结构,减小导通电阻。本文的终端结构是在一款失效终端基础上改进并重新优化设计的。首先,通过电测、微光显微镜(EMMI)漏电流定位和扫描电子显微镜(SEM)形貌分析等手段,对一款700V场限环终端结构进行失效分析。通过大量仿真验证,研究其电流密度、电场、静电势和空间电荷等仿真模型,进一步发现造成耐压不足的场板(FP)结构问题,并研究确定了有效的改进办法。最终,经过优化得到一款耐压770V、硅表面电场2.0E5V · cm-1左右、分布非常均匀可靠的终端结构。最后,本文对700V功率VDMOS进行版图设计。在版图设计前,对芯片元胞面积进行估算；在版图完成后,又对这三颗导通电阻不同芯片的元胞面积进行准确计算。通过对流片结果导通电阻的分析,发现其平均值与版图计算值吻合度均超过96%,表明了本文导通电阻设计方法、仿真参数的可靠性以及版图完成后对导通电阻计算的准确性。
【图文】：

示意图,元胞,三维结构,沟道

图２－１邋ＶＤＭＯＳ三维结构示意图逡逑功率ＶＤＭＯＳ是由多个元胞并联而成，常用元胞结构有：条形元胞、方形元胞、逡逑六角形元胞等，，本文将在第四章进行详细讨论。图２－１是方形元胞结构ＶＤＭＯＳ的三逡逑维示意图，并联的元胞结构可以增大整个器件的导电沟道长度Ｌ，提高器件的电流能逡逑力。但是必须保证每个元胞都必须是可靠的，否则一个元胞的失效就会导致整个器件逡逑失效。同时，为了将外延层底部的耗尽层边界平滑收敛到鞋表面，提高器件表面的击逡逑穿电压，必须在元胞区域的外围加上终端结构。逡逑根据导电沟道的不同，ＭＯＳＦＥＴ可分为Ｐ沟道ＭＯＳＦＥＴ和ｎ沟道ＭＯＳＦＥＴ。ｎ沟逡逑道ＭＯＳＦＥＴ在Ｐ区形成ｎ型导电沟道，载流子类型为电子；ｐ沟道ＭＯＳＦＥＴ在ｎ区形逡逑成Ｐ型导电沟道，载流子类型为空穴。由于电子的迁移率＾１？是空穴迁移率＾＾卩的３倍，逡逑为了减小沟道电阻

沟道,正偏,正向偏置,漏极

、三象限都可以耐压Ｄ但为了抑制寄生ＮＰＮ管的作用，ｎ＋源区与Ｐ区处于短路状态。逡逑因此，ＶＤＭＯＳ在第一象限工作时承受高压，在第三象限工作时仅相当于一个正偏的逡逑二极管。图２－１为ｎ型功率ＶＤＭＯＳ的Ｉ－Ｖ曲线（又称输出特性曲线），Ｖｄ表示漏源逡逑电压，Ｖｇ表示栅源电压。当Ｖ（ｉ—定时，随着ＶＤ的变化，此曲线可分为六个区域：逡逑个逡逑，６）准饱和区４）雪崩击穿逡逑２）欧姆区邋／邋逦逦邋－逡逑Ａ／ｐ逦３卿区个逡逑Ｖｆ（－Ｖａ）Ｍ邋＾邋＼ｆ逦／逦Ｖ肪邋Ｖｄ逡逑２邋士邋／逦１）截止区逡逑ｉ邋／逦Ｖｏ＜邋Ｖｔｈ逡逑图２－１邋ｎ沟道功率ＶＤＭＯＳ的Ｉ－Ｖ曲线［ｉ５］逡逑１）截止区：此时ＶＧ＾Ｖｔｈ，虽然ＶＤ逐渐增大，但还没有形成导电沟道，电流趋近逡逑于零；逡逑２）欧姆区（或称线性区）：此时ＶＧ＞Ｖｔｈ、ＶＤ＜ＶＧ－ＶＴＨ＇在挪氧化层下方ｉｉ＋区与ｎ－逡逑外延层中间形成导电沟道，如图２－２邋ａ）。对于低电压Ｖｄ，功率ＶＤＭＯＳ的Ｉ－Ｖ特性类逡逑似于一个受栅极电压调制的线性电阻，只要确定栅极电压Ｖｇ的大小就可以得到此时的逡逑导通电阻值，逡逑３）饱和区：此时Ｖｇ＞Ｖｔｈ、Ｖｉ＾Ｖｇ－Ｖｔｈ．导电沟道被夹断，如图２－２逦ｂ）。ｐ区与逡逑ｎ－外延构成的ＰＮ结所形成的空间电荷区也随着漏电压Ｖｄ的增大逐渐展宽
【学位授予单位】：西南交通大学
【学位级别】：硕士
【学位授予年份】：2015
【分类号】：TN386

【引证文献】