基于特征映射聚类和异构选择策略的冗余容错电路设计

发布时间：2019-10-08 05:56

【摘要】：为了提高电路系统在高电压、强电磁等复杂电磁环境中的容错抗扰能力,有效降低故障率,增强系统的鲁棒性,提出了一种特征映射和异构评估相结合的电路冗余容错设计方法。该方法基于硬件演化设计思路,结合了神经网络特征映射算法,通过分析演化得到优秀个体电路特征,并输入到神经网络进行映射聚类学习,然后通过聚类得到几类不同子电路的组集;设计了异构电路评估选择策略,研究了类间的异构度相关性,并在异构度大的类中选择最佳电路个体,作为子模块构建冗余电路系统。研究结果表明:构建的新系统在受扰或局部损伤的情况下,仍能保持较高的稳定性和容错能力;在单点短路、单点断路和随机故障仿真实验中,所设计的新异构冗余系统的最佳无故障率为92.5%,系统的平均无故障率为90.5%,比随机的冗余电路系统平均无故障率提高了6.5%,比同构冗余电路系统平均无故障率提高了26.5%,实验证明异构度高的冗余电路系统具有更好的容错抗扰能力和可靠性。研究结果为复杂电磁环境下鲁棒电路的研究提供了一种新的解决思路。
【图文】：

阅?的泛化性。本文基于个体电路特征映射聚类算法和电路间异构评估选择策略，构建了容错抗扰能力更强的异构冗余系统，并对系统在单点短路、断路及多点故障状况下的容错性能进行了仿真实验。1异构冗余容错原理演化算法的全局搜索能力保证电路在演化过程中获得多个不同结构的优秀个体电路，是进行异构冗余设计的基矗异构冗余电路系统是由多个不同子电路冗余构成的系统，系统中只要大多数个子电路可以实现电路功能，那么即使其他冗余电路不能正常工作，整个系统也能实现相对应的功能。本文所采用异构冗余系统模型如图1所示。在该模型中，3个子模块电路输出均为n0位，共3n0位作为表决器的输入，表决器对每1位进行3输入1输出的表决，表决器的输出为n0位。表1为不同故障位情况下，系统的表决结果对比情况。表1中，a组为3个电路模块每位输出均为正确值000…01；b组为第3个模块在第1位输出为错误，而由于前2个模块的相同位输出正确，所以表决器选择0输出正确；c组发生2个位的错误输出，但是不在同1个位置上，所以表决器经过表决，系统输出仍为正确值；d组中2个位错误发生在同1位，表决器无法输出正确值，因此d组是图1冗余系统模型Fig.1Redundantsystemmodel表1不同故障位情况下表决结果Table1Votingresultsunderdifferentfaultconditions系统组件a组b组c组d组模块1000…01000…01010…01100…01模块2000…01000…01000…01000…01模块3000…01100…01100…01100…01位表决器000…01000…01000…01100…01表决结果正确正确正确错误

化，设计模拟3×2数字电路乘法器的生成，合理设计电路编码方案和演化算子，利用遗传算法中种群多样性的特点，产生不同结构的优秀个体电路，作为神经网络的输入候选项。2.1遗传算法设计遗传算法是电路演化的一种基本算法，演化算法是仿照生物体繁衍现象，利用生物遗传特性和操作规则设计的一种仿生算法，适合应用于无规则、大数据量、可变性高的场合，，对于数字演化电路设计有很多成功案例[19-21]。遗传算法演化参数的设计如表2所示。2.2演化流程设计在演化过程中，首先确定初始电路的演化模型及编码方案。图2为演化的流程图。本文采取实数线性可变长基因编码方案，对3×2数字电路乘法器进行种群初始化操作。每个元件由3位组成，分别代表元件类型、元件值和元件连接方式，个体最多元件个数为20，可变长基因编码可产生更多不同的解，从而扩大电路的寻优范围，体现了种群演化的多样性，更有利于找到异构电路；根据编码方案初始化父代染色体电路，初始化种群为10个；对染色体按照一定的比率进行演化算子操作，本实验按照10%的变异率进行位变异操作，40%的交叉概率进行随机非对称单点交叉，50%的选择概率进行个体遗传选择操作。按照解码方法将染色体转换成电路并对电路进行仿真测试，根据适应度函数进行个体适应度计算，并根据个体适应度值对电路个体进行排序，然后按照一定的保留比例选择进入下一代继续循环遗传操作。电路演化是基于标准胚胎电路模型的，如图3所示。其中，Us是交流电源，R1和R2是胚胎原电阻，V是测试电表。电路编码采用线性编码方案，按照电路中电流的顺序进行编码。编码表现形式为线性染色体，染色体结构如图4所示。在电路演化过程中，设定种群电路个体的遗传基因染色体为n′位，3位1?
【作者单位】： 河北科技大学信息科学与工程学院 军械工程学院静电与电磁防护研究所
【基金】：国家重点实验室基金(9140C870404150C87379) 河北省自然科学基金(F2014208113)~~
【分类号】：TN402

【参考文献】

相关期刊论文 前2条

1 樊高辉;刘尚合;魏明;胡小锋;;基于神经网络曲线拟合的电晕电流数学模型研究[J];高电压技术;2015年03期

2 王友仁;黄媛媛;冯冉;张砦;;基于矩阵编码的量子可逆逻辑电路进化设计方法[J];电子学报;2011年11期

相关博士学位论文 前2条

1 刘名果;模拟电路演化设计与负相关演化容错方法研究[D];中国科学技术大学;2012年

2 林勇;基于进化型硬件的容错方法研究[D];中国科学技术大学;2007年

相关硕士学位论文 前1条

1 高桂军;数字电路多目标在线进化及异构容错系统设计[D];南京航空航天大学;2008年

【共引文献】

相关期刊论文 前5条

1 鲍治国;吴伟;;一种改进的遗传算法在数字电路优化设计中的应用研究[J];电子制作;2015年23期

2 吴会丛;王金泽;刘春草;高金金;;基于自适应HereBoy算法的电路进化设计实验研究[J];河北科技大学学报;2015年03期

3 刘帅;解光军;张永强;项云龙;吕洪君;;基于改进五输入择多门的QCA全加器设计及应用[J];电子学报;2015年02期

4 王友仁;沈先坤;周影辉;;基于可逆触发器的可逆移位寄存器设计方法[J];南京航空航天大学学报;2014年04期

5 王友仁;沈先坤;周影辉;;基于KFDD的可逆逻辑电路综合设计方法[J];电子学报;2014年05期

相关博士学位论文 前5条

1 王南天;胚胎型仿生自修复硬件设计关键技术研究[D];国防科学技术大学;2016年

2 张砦;面向数字系统芯片级自修复的胚胎硬件关键技术研究[D];南京航空航天大学;2016年

3 张开锋;数字演化硬件与容错技术研究[D];国防科学技术大学;2014年

4 张建政;并联六维运动重载动态模拟器机构设计与性能研究[D];上海交通大学;2012年

5 李知方;组合逻辑电路和多态逻辑电路设计算法研究[D];中国科学技术大学;2011年

相关硕士学位论文 前2条

1 陈芹芹;数字系统在线自主演化方法研究[D];南京航空航天大学;2014年

2 周克城;基于FPGA的组合逻辑电路自动合成的硬件实现[D];武汉科技大学;2011年

【二级参考文献】

相关期刊论文 前10条

1 刘云鹏;周国杨;律方成;朱雷;李sズ

本文编号：2546149