纳米集成电路ESD防护研究

发布时间：2017-03-18 18:07

  本文关键词：纳米集成电路ESD防护研究，，由笔耕文化传播整理发布。

【摘要】：静电放电(ESD, Electro-Static Discharge)是一种客观存在的自然现象,对于半导体集成电路具有极大的危害。尤其在纳米集成电路中,ESD防护研究至关重要。本论文主要基于28-nm CMOS工艺进行ESD防护研究,提出28-nm工艺下I/O以及核心(Core)电路的ESD设计窗口,对基本的二极管、MOS管以及SCR (Silicon Controlled Rectifier)防护器件进行流片分析,并针对提出的ESD设计窗口设计新型的SCR结构。此外,还针对纳米集成电路版图的抗栓锁(Latch up)性能进行设计研究。本论文的主要研究内容和结论如下:1)总结了纳米集成电路的ESD防护网络；根据28-nm CMOS工艺I/O以及Core的工作电压以及栅氧击穿电压,分别给出ESD设计窗口并提出ESD防护目标。2)针对二极管设计不同类型、不同结构的ESD防护器件,总结得出栅极隔离二极管(Gate Diode)具有正向导通电阻低的优点；通过流片验证,对于28-nm CMOS工艺下的二极管串达林顿效应已经不再明显,分析得知这是倒阱工艺所造成的；给出二极管的ESD防护总结。3) 总结28-nm CMOS工艺下GGNMOS (Gate Grounded NMOS)以及GDPMOS (Gate-VDD PMOS)的ESD防护性能,其中防护能力更好的GGNMOS的鲁棒性也仅有7.3 mA/μm;流片验证得出ESD implant层对于MOS器件的ESD性能的提高已经变得极其有限,反而提高了漏电流,分析可知这是P-Well浓度逐渐提高造成的；给出MOS管的ESD防护总结。41对于基本的二极管、MOS管以及SCR进行TCAD(Technology Computer Aided Design)仿真,并通过公式推导分析上述ESD防护器件的基本性质。5)提出新型的具有小回滞特性的SS-SCR (Small Snapback SCR).该器件的触发电压为7.1 V,维持电压为5.8V,并且通过参数调整可以达到1V以内的ESD工作窗口,满足28-nm CMOS工艺下的I/O ESD设计窗口；SS-SCR的鲁棒性为43.3 mA/μm,与基本SCR相近,且其维持电压受温度的影响小;SS-SCR的过冲电压为17V,开启时间为10 ns,均满足ESD防护要求。6)提出新型的VSCR (Vertical SCR)。该器件的触发电压为5.3 V,维持电压为2.3 V,满足28-nm CMOS工艺下的Core ESD设计窗口;VSCR的优点是结构简单、鲁棒性有近30 mA/μm,开启时间仅为4.8 ns,通过监测器(Monitor)的检测进一步证明VSCR可用于28-nm CMOS工艺的Core电路防护。7)基于VSCR,通过结构上的改进提出Modified VSCR,通过流片验证可知Modified VSCR进一步降低触发电压,但同时增加了栓锁的风险；通过版图上的改进提出New VSCR,解决VSCR单向导通的弊端;给出SCR的ESD防护总结。8)总结抗栓锁的测试方法；通过纳米集成电路的版图验证,得出版图设计中抗栓锁能力的关键因素,并分析隔离环对于抗栓锁能力的影响。
【关键词】：静电防护 纳米集成电路 可控硅 栓锁
【学位授予单位】：浙江大学
【学位级别】：硕士
【学位授予年份】：2016
【分类号】：TN386
【目录】：

• 致谢4-5
• 摘要5-7
• ABSTRACT7-9
• 缩略词表9-13
• 1 绪论13-31
• 1.1 课题背景及意义13-15
• 1.2 静电放电的模型15-20
• 1.2.1 人体模型(HBM)16-17
• 1.2.2 机器模型(MM)17
• 1.2.3 组件充电模型(CDM)17-19
• 1.2.4 人体金属放电模型(HMM)19
• 1.2.5 国际电子工业委员会标准(IEC)19-20
• 1.3 典型的ESD测试方法20-26
• 1.3.1 HBM和MM测试方法20-23
• 1.3.2 CDM测试方法23
• 1.3.3 IEC测试方法23-24
• 1.3.4 TLP测试24-26
• 1.4 集成电路的ESD防护研究现状26-29
• 1.5 本论文的主要工作和组织结构29-31
• 2 纳米集成电路的ESD防护设计研究31-67
• 2.1 纳米集成电路的ESD防护概述31-35
• 2.1.1 集成电路的ESD防护网络31-33
• 2.1.2 28-nm CMOS工艺下的ESD设计窗口33-34
• 2.1.3 28-nm CMOS工艺下的ESD防护目标34-35
• 2.2 基于二极管的ESD防护结构研究35-42
• 2.2.1 二极管的基本性质分析35-38
• 2.2.2 二极管串的研究38-40
• 2.2.3 栅极隔离二极管(Gate Diode)的研究40-41
• 2.2.4 二极管的ESD防护总结41-42
• 2.3 基于MOS管的ESD防护结构研究42-49
• 2.3.1 MOS管的基本性质分析42-45
• 2.3.2 28-nmPS工艺下GGNMOS及GDPMOS的研究45-48
• 2.3.3 MOS管的ESD防护总结48-49
• 2.4 基于SCR的ESD防护结构研究49-65
• 2.4.1 SCR的基本性质分析49-53
• 2.4.2 小回滞SCR(SS-SCR)的设计研究53-59
• 2.4.3 纵向SCR(VSCR)的设计研究59-65
• 2.4.4 SCR的ESD防护总结65
• 2.5 本章小结65-67
• 3 纳米集成电路的抗栓锁研究67-73
• 3.1 抗栓锁的测试方法67-69
• 3.2 纳米集成电路版图的抗栓锁设计69-73
• 4 总结及展望73-75
• 4.1 总结73-74
• 4.2 展望74-75
• 参考文献75-85
• 作者简历及在学期间所取得的科研成果85-86
• 作者简历85
• 发表和录用的文章85-86
• 申请的专利86

【相似文献】

中国期刊全文数据库 前5条

1 周绍文;半导体电磁脉冲防护器件性能测试[J];微电子学与计算机;1989年12期

2 徐斌裕,张利华;硬限幅防护器件参数测量方法[J];微电子学;1988年06期

3 张希军;杨洁;王振兴;李贤军;;微带线在快速脉冲防护器件性能测试中的应用[J];广东工业大学学报;2011年03期

4 谢锋;结合供电线路的制式合理选择避雷器[J];邮电设计技术;2001年06期

5 ;[J];;年期

中国重要报纸全文数据库 前1条

1 本报记者 赵艳秋;ESD器件：新接口市场是热点 集成EMI方案将流行[N];中国电子报;2009年

中国博士学位论文全文数据库 前1条

1 梁海莲;集成电路高压ESD防护器件的研究[D];江南大学;2014年

中国硕士学位论文全文数据库 前2条

1 王炜槐;纳米集成电路ESD防护研究[D];浙江大学;2016年

2 崔强;集成电路中ESD防护研究[D];浙江大学;2008年

  本文关键词：纳米集成电路ESD防护研究，由笔耕文化传播整理发布。

本文编号：254830