超高速折叠内插模数转换器Simulink行为级建模

发布时间：2019-10-31 22:56

【摘要】：模数转换器(ADC)是沟通模拟信号和数字信号的桥梁,大量应用在通信、雷达、数字测量、医疗影像和无线基站接收系统中。折叠内插ADC具有速度快、面积小、易于兼容数字工艺等优势,为超高速、中等分辨率的应用提供了最佳的电路设计方案。因此,本论文主要针对折叠内插ADC中的采样保持电路(THA)、折叠放大器、内插电路、比较器和编码器,运用Simulink软件分别建立了行为级模型,对电路的性能指标进行折衷设计。采样保持电路模块作为ADC的最前端模块,由采样开关和保持电容引入的非理想因素将不可逆地影响整个模数转换器的性能指标。在THA的行为级建模过程中,考虑了电荷注入效应、保持电容放电、输入馈通、开关热噪声、转换速率、孔径时间和失调电压等非理想效应,并且结合上述非理想因素的特点、数学模型以及输入输出特性,构建了一个完整的ADC中前端THA模块的Simulink模型。行为级时域仿真初步表明该模型能够实现采样-保持的基本功能,运用2048个点的FFT分析得到了THA电路的频谱图以及性能指标,并对THA中的非理想因素对采保电路性能的影响进行了仿真分析,指导了电路级设计。最后,通过与电路级仿真测试结果的对比,验证了采样保持电路行为级模型的精确性和有效性。之后,对折叠内插ADC中折叠放大器、内插电路、过零比较器以及编码器分别建立了行为级Simulink模型,并针对折叠放大器中输入失调、非线性增益、增益失配和限制性带宽等非理想因素,以及内插增益误差、比较器失调进行了建模,对模数转换电路的性能指标进行了折衷设计。根据行为级模型的仿真结果,对电路中的非理想效应进行了分析讨论,确定了设计指标要求下,电路级设计的电路参数,指导并改进了ADC的电路设计。行为级仿真结果表明,6位折叠内插ADC在3 Gsps采样速率下,有效位数(ENOB)达到了5.64 bit,微分非线性(DNL)和积分非线性误差(INL)分别为0.2 LSB和0.41 LSB,无杂散动态范围(SFDR)为45.42 dB,信噪失真比(SNDR)达到了35.74 dB。最后,采用1 μm GaAs HBT工艺对折叠内插ADC进行了流片和测试,样片测试结果表明,该ADC的芯片面积为4.32mm×3.66mm,ENOB为5.53 bit,DNL和INL分别为0.36 LSB和0.48 LSB,SFDR为40.92 dB,在6 V单电源电压供电下,ADC芯片所消耗的功耗为5.43 w。通过将折叠内插ADC的行为级仿真结果与样片测试结果进行对比,可以看到行为级仿真结果与样片测试结果基本一致,从而验证了所建立行为级模型的准确性和有效性。本论文的研究对ADC的行为级建模方法以及指导电路级设计具有一定的意义和价值。
【图文】：

己经研发出了不同种类的模数转换器，在所有ＡＤＣ类型中，由于ＤＳＰ处理速度的＾逡逑飞速提升，超高速ＡＤＣ的需求相应不断提高，成为业界的研究热点。图１．１给出了：逡逑分辨率４－８位的中等分辨率超高速（〉２邋Ｇｓｐｓ）邋ＡＤＣ在高速通信和雷达，高速测量，逡逑ＣＣＤ成像，高速存储等领域的应用实例。因此，研究设计具有使用价值的超高速逡逑ＡＤＣ对高速通信，，高速测量，国防等领域具有重要意义。逡逑ＭｉＭ逡逑笠巧逦电琪Ｗ的解巧巧逦巧巧巧n,巧逡逑巧字巧试巧备逦成值系巧逦巧抵巧动器逡逑图１．１高速ＡＤＣ的应用逡逑目前常见的超高速ＡＤＣ所使用的制造工艺主要有四种：ＣＭＯＳ工艺、ＧａＡｓ逡逑ＨＢＴ、ＩｎＰＨＢＴｔＵ及ＳｉＧｅＨＢＴ。和ＣＭＯＳ工艺相比，由于异质结双极型晶体管逡逑（ＨＢＴ）的禁带宽度更大Ｗ及更高的电子迁移率，因此ＨＢＴ的截止频率知很高，更逡逑适用于超高速集成电路设计［１－３］。而且ＧａＡｓ半绝缘衬底使得器件和互连之间的绝逡逑１逡逑

逡逑参数逡逑于表示其模拟输入的位数，或者是Ｄ数［１８］。分辨率和参考电压共同决定称作量化台阶。逡逑（ＤＮＬ）误差逡逑的是模数转换器的实际转换阶梯宽度相邻连续码转换点间的差值，通过最最大偏差［１９］，其表征单位为ＬＳＢ。理是均匀的。但实际ＡＤＣ由于非线性Ｄｏｕｔ邋？－■■巧想曲线逦巧原曲线逡逑逦逦逦逦逦逦
【学位授予单位】：西安电子科技大学
【学位级别】：硕士
【学位授予年份】：2015
【分类号】：TN792

【相似文献】

相关期刊论文 前10条

1 陈世s

本文编号：2553910