基于65nm体硅CMOS的8管锁存器抗辐射版图加固技术研究

发布时间：2017-03-21 00:09

  本文关键词：基于65nm体硅CMOS的8管锁存器抗辐射版图加固技术研究，，由笔耕文化传播整理发布。

【摘要】：近年来随着航天事业的蓬勃发展,各国逐渐意识到航天领域的重要性。航天事业的不断进步与集成电路的发展息息相关。对于在太空环境中的航天器来说,集成电路部分会受到高能粒子辐射的影响产生单粒子效应,导致航天器出现错误甚至损坏。锁存器作为集成电路中常用的存储单元,并且在芯片中占有较大面积比例,因而更容易受到单粒子效应的影响。为研究并解决这个问题,本课题重点研究了基于SMIC 65nm体硅CMOS工艺的抗辐射8管锁存器单元的设计与实现。详细分析了版图间距对单粒子效应的影响,并采用保护环进行抗辐射加固。仿真结果表明加固后的8管锁存器单元具有良好的抗辐射效果。课题的主要工作如下：首先详细介绍了辐射粒子的类型和辐射效应产生的原理,并阐述了几种现有的加固技术,主要包括工艺级加固技术,电路级加固技术和版图级加固技术等。为了精确的分析单粒子效应对器件的影响,采用Synopsys Sentaurus TCAD (Technology Computer Aided Design)工具进行器件的物理建模,主要包括单管PMOS和NMOS,反相器以及8管锁存器单元,并对反相器和8管锁存器单元进行不同线性能量(LET, Linear Energy Transfer)的粒子轰击实验,来研究单粒子效应对器件特性的影响。然后,本文分别对正常间距和小间距的8管锁存器单元进行粒子轰击实验,来研究器件间距对单粒子效应的影响,进而确定合适的抗辐射版图间距。最后,本文采用保护环版图加固技术对65nm体硅CMOS工艺下的8管锁存器进行加固。并且采用三维TCAD物理模型和HSPICE仿真相结合的方式对加固前后的8管锁存器单元进行粒子轰击混合仿真。仿真结果表明,该辐射加固设计取得了良好的抗单粒子翻转效果,并且具有节省面积开销和易于实现的优势,这对于8管锁存器单元的抗辐射加固具有一定的参考意义。
【关键词】：TCAD 8管锁存器 保护环
【学位授予单位】：安徽大学
【学位级别】：硕士
【学位授予年份】：2016
【分类号】：TN402
【目录】：

• 摘要3-4
• Abstract4-8
• 第一章 绪论8-19
• 1.1 研究背景8-13
• 1.1.1 辐射环境8-9
• 1.1.2 电离辐射效应9-13
• 1.2 国内外研究现状13-18
• 1.2.1 电荷收集机理研究13
• 1.2.2 电路级模型研究13-14
• 1.2.3 脉冲测量研究14
• 1.2.4 加固技术研究14-18
• 1.3 课题研究内容18
• 1.4 论文组织结构18-19
• 第二章 抗辐射加固技术基本原理19-27
• 2.1 工艺级加固19-22
• 2.1.1 绝缘衬底上硅加固技术19-21
• 2.1.2 三阱工艺加固技术21-22
• 2.2 电路级加固22-24
• 2.2.1 存储电路加固22-23
• 2.2.2 组合电路加固23-24
• 2.3 版图级加固24-26
• 2.4 本章小结26-27
• 第三章 基于TCAD工具的相关器件建模27-43
• 3.1 Sentaurus TCAD简介27
• 3.2 单管TCAD模型27-29
• 3.3 模型校准29-35
• 3.4 反相器TCAD模型35-37
• 3.5 8管锁存器TCAD模型37-41
• 3.6 小间距8管锁存器TCAD模型41-42
• 3.7 本章小结42-43
• 第四章 8管锁存器版图加固设计43-48
• 4.1 保护环版图加固技术43
• 4.2 加固的8管锁存器TCAD模型43-44
• 4.3 8管锁存器版图加固效果研究44-47
• 4.3.1 未加固的8管锁存器混合仿真44-45
• 4.3.2 加固的8管锁存器混仿45-47
• 4.4 本章小结47-48
• 第五章 总结与展望48-50
• 5.1 研究总结48-49
• 5.2 工作展望49-50
• 图表目录50-52
• 参考文献52-57
• 致谢57

【相似文献】

中国期刊全文数据库 前10条

1 郑飞君;杨军;葛海通;严晓浪;;面向等价性验证的锁存器匹配算法[J];浙江大学学报(工学版);2006年08期

2 吴训威,金文光;三值闩锁和锁存器的结构研究[J];电子科学学刊;1995年05期

3 ;Allegro MicroSystems公司宣布推出新型双线霍尔效应锁存器[J];电子产品可靠性与环境试验;2012年01期

4 徐江涛;杨玉红;李新伟;李渊清;;功耗和面积优化的时域加固锁存器设计(英文)[J];南开大学学报(自然科学版);2014年03期

5 彭毅;;Z80-CPU限界运行硬件[J];微型机与应用;1985年01期

6 张阳;万培元;潘照华;林平分;;一种基于锁存器实现时序收敛的方法[J];中国集成电路;2013年06期

7 Ahmed Aboyoussef;Lucent Technologies;Holmdel;NJ;;提供48V、10A的大功率锁存器[J];电子设计技术;1999年11期

8 ;存储器、锁存器[J];电子科技文摘;2006年04期

9 乐建连,章专;互补对偶结构的三值ECL锁存器设计[J];浙江大学学报(理学版);2005年02期

10 王申南;四-D锁存器CD4042的正确使用[J];家庭电子;2005年14期

中国重要报纸全文数据库 前4条

1 江苏 顾振远;D型触发器CD4042与第一信号的判别[N];电子报;2012年

2 冯继文 编译;电话号码显示器[N];电子报;2003年

3 四川 史为 编写;可控硅的几种典型应用（上）[N];电子报;2002年

4 福建 张健平 摘编;A/D转换器ICL7135[N];电子报;2006年

中国硕士学位论文全文数据库 前3条

1 申思远;针对数字集成电路抗辐射加固结构的研究[D];合肥工业大学;2015年

2 程龙;基于65nm体硅CMOS的8管锁存器抗辐射版图加固技术研究[D];安徽大学;2016年

3 姜辉;基于0.18μm CMOS工艺的低电压、低功耗、超高速集成电路设计[D];东南大学;2006年

  本文关键词：基于65nm体硅CMOS的8管锁存器抗辐射版图加固技术研究，由笔耕文化传播整理发布。

本文编号：258695