低压低功耗△∑调制器的研究与设计

发布时间：2020-03-20 01:20

【摘要】：随着物联网技术的应用和发展,集成电路系统的能效要求越来越高。模数转换器(Analog-to-Digital,ADC)是连接模拟域与数字信号域的桥梁,在现代集成电路系统中被广泛使用。为了提高ADC及其他集成电路模块的功耗表现,低供电电压技术已被广泛的采用。然而在低压下,模拟信号的摆幅不断降低,直接影响到转换器的精度。这成为低压集成电路系统性能的主要限制因素之一。△∑调制器通过过采样和噪声整形技术可以从系统结构上保证高精度的模数转换,降低对低压电路性能的要求,实现高精度的低压低功耗ADC设计。低压低功耗的△∑调制器在高效能传感器节点、低功耗片上系统、移动物联网设备、穿戴式生物信号采集系统、能量获取系统中有着广泛的应用前景,值得进行深入研究。首先本文针对△∑调制器的基础结构和诸多非理想因素的影响进行了梳理分析,特别是对低压下信号摆幅下降,低压电路模块的非线性等设计困难,进行详细分析并系统总结了前人研究工作的优缺点,为本论文中的设计提供参考。其次针对低压下连续时间△∑调制器设计中的问题,本论文提出了基于Active-RC积分器和Gm-C PI(Propotional)积分器的两种低压调制器设计方案,两调制器设计过程中的主要创新点包括:(1)在Acitve-RC积分器设计中,提出了新型基于反相器的两级前馈补偿运放。(2)提出了新型适合于低压△∑调制器的级间低信号摆幅系统结构。(3)在基于Gm-C PI积分器的调制器中,提出了低压下利用FIR反馈DAC,有效降低第一级跨导输入信号的摆幅,并解决第一级Gm-C开环PI积分器的非线性问题。(4)在Gm-C PI积分器设计中,提出了基于反馈控制的偏置电路,以实现在低压下基于Nauta-Gm的跨导具有稳定的跨导值、增益及带宽,使得调制器获得稳定的噪声整形性能。在以上设计工作基础上,通过130nm和90nm标准互补金属氧化物(Complementary Metal Oxide Semiconductor,CMOS)工艺进行流片和测试来验证版本文所提的创新思路。基于Active-RC积分器的调制器工作在0.3V的供电电压和64倍过采样率下,测试的性能达到68.7dB SNDR,82.6 dB SFDR,带宽为50kHz,功耗为26.3μW,其品质因数FoM_W(Walden Figure of Merit)为120.9fJ/step。基于Gm-C PI积分器的调制器工作在0.4V的供电电压和104倍过采样率下,测试的性能达到74.4dB SNDR,85.2 dB SFDR,带宽同样为50kHz,功耗为26.4μW,因而其品质因数FoM_W为61.5fJ/step。通过于其他低压调制器设计的综合比较,本文中两个调制器设计的性能指标均已达到国内外较高的水平,同时将连续时间△∑调制器的供电电压首次降低到0.5V以下。
【图文】：

消耗能量,调制器,反相器

电路中会有管子被击穿的风险，需要很小心地设计泵升电路。基于反相器的设计技术[41][46]，主要是利用反相器这一数字电路模块的特性，来适应低压和先进 CMOS 工艺的发展。同时其 NMOS 和 PMOS 的互补栅极输入，使得在相同电流下实现了相比于一个单栅极输入两倍的等效输入跨导，这很适合于低功耗电路的设计。反相器本身管子堆叠较少的结构，为低压设计提供了足够的信号摆幅。但反相器面临着很难实现电路偏置的问题，由于只有两根管子，偏置和共模反馈点很难接入，这成为设计基于反相器电路的难点。针对这些技术上的不足和缺陷，需要电路设计人员通过创新来提升低压下模拟电路设计的指标。对于 Δ 调制器的研究最早开始于 1962 年，Inose，Yasuda 等人提出的完整 Δ 调制器拓扑结构和原理[47]。Δ 调制器主要由环路滤波器、反馈 DAC、量化器组成。研究者主要针对调制器各个模块以及其系统拓扑结构进行研究。经过五十多年的发展，现在的 Δ 调制器已经有着各种不同的应用场景，从最初仪器仪表系统扩展到通信、传感器系统等，具备满足从低速高精度到高速中精度的不同指标要求[48]。从统计资料中可以看出，近年来 Δ 调制器的发展主要呈现出以下特点： 1.E-04

带宽,调制器,低功耗,功耗

低对积分器的建立和带宽的要求，前馈支路被广泛应用。如今内部前馈或者全部前馈结构已经成为低功耗 Δ 调制器设计的主流[49]-[50]。在其中具有代表性的低压设计有 2011 年 J.Zhang et.al 采用四阶前馈系统[51]，同时采用单级运放和带前馈支路的比较器，在 0.6V 下实现了 79.1dB SNDR, 82dB DR,其功耗仅为 28.6μW。2012年 F.Michel et al 同样采用 3 阶前馈系统和基于反相器的运放[52]，在 0.25V 供电电压下，，实现了 61dB SNDR,而功耗仅为 7.5μW。2014 年，Zhiliang Qiao et al 采用 4阶前馈系统和高增益两级运放[39]，在 0.25V 下将调制器的精度提高到了 73dB，功耗为 35.6μW。2015 年，Yoon et al 利用 3 阶前馈系统和连续时间输入级[53]，在 0.4V下实现了 76.1dB 的 SNDR，功耗控制在 63μW。为了在低压下实现以上低功耗的Δ 调制器。低功耗积分器设计和连续时间结构的应用成为热点。其中基于反相器的设计以其低功耗，低噪声，对先进工艺更为友好的特点成为低压下高性能 Δ 调制器的主流设计方案之一。文献[39],[45][52]均利用模拟反相器的特点设计出低压低功耗 Δ 调制器。连续时间的 Δ 调制器因其先天相较于离散的 Δ 调制器对积分器要求更低，功耗优势明显，使得其成为低功调制器设计的青睐。文献[53]利用1.E+11Δ
【学位授予单位】：电子科技大学
【学位级别】：博士
【学位授予年份】：2018
【分类号】：TN761

【相似文献】