高并行度FIR及FFT设计与实现

发布时间：2020-03-22 18:18

【摘要】：高并行度有限冲击响应(Finite Impulse Response,FIR)滤波器与高并行度傅里叶变换器(Fast Fourier Transform,FFT)广泛应用于光通信、雷达与电子对抗等超高吞吐率超低迟滞应用场景之中,其密集的乘加运算、极高的系统时钟、频繁的芯片门状态翻转其成为系统资源与功耗瓶颈。而在未来,远程医疗、增强现实、超高清视频等业务将进一步要求更快的数字信号处理速度、更高的上下行数据传输速率、更严苛的端到端时延要求以及更绿色的系统功耗,由此探究高并行度FIR与FFT的低复杂度高硬件效率实现方式具有重要而现实的意义。由此本文针对并行FIR的低复杂度实现问题,按并行度特征分为2k并行,质数度并行与低阶数高并行度三类问题展开论文:(?)首先对于2k并行度FIR,本文在算法上将已有的快速FIR算法(Fast FIR Algorithm,FFA)的8并行算法推广至16并行与任意2k并行度上,相比传统线性方法能够节省[1-(3/4)k]× 100%比例的乘法器数量;同时在硬件结构上改良了传统方法使其支持动态系数滤波,并分析了其定点性能。(?)其次对于质数度并行的FIR滤波器,由于已有文献中尚无成体系的低复杂度实现方法,本文基于在多相滤波基础上构造与共享子表达式的方法,提出了一种可应用于任意质数并行度FIR的低复杂度方法,能够将L抽头N并行FIR滤波器的乘法器数量从NL降低至N(L+1)/2。(?)第三针对低阶数高并行度FIR设计了低复杂度实现方案。由于现有算法都要求滤波器阶数大于等于其并行度,使其无法直接应用于光领域动态均衡等滤波器阶数小而并行度极大的场景之中。本文通过先设计小并行度滤波器组,然后将其展开至目标并行度的方法给出了一种工程可实现方案。同时针对高并行度FFT,本文通过算法分析与硬件实现两个角度提升其计算硬件效率:(?)首先在算法上分析了2k点FFT不同分解方式的硬件复杂度,并给出一种实数乘法数量最低的分解策略。分析表明不同分解方式只会影响数据流图中旋转因子乘法数值,而不影响输入顺序或数据路由顺序。同时在每一次分解时,都采用大小最相近的两个基进行分解得到的算法旋转因子复杂度最低。(?)其次在硬件结构上,本文基于计算单元最简化而FFT并行度最大化的优化思路,提出一种“结构高并行,计算基于比特级粒度”的新式FFT设计策略,由高并行度结构得到较大的吞吐率提升,由基于位串行的计算方式化简硬件面积。采用该方法设计的512点FFT处理器相比较已有方法得到了极大的硬件效率提升。
【学位授予单位】：电子科技大学
【学位级别】：硕士
【学位授予年份】：2018
【分类号】：TN713

【参考文献】