基于65nm商用CMOS工艺的BTI效应研究

发布时间：2020-03-26 05:57

【摘要】：随着集成电路工艺节点不断的更新升级,器件的特征尺寸缩小到超深亚微米阶段,使得器件可靠性问题日益严重。偏置温度不稳定效应(Bias Temperature Instability,BTI)作为集成电路可靠性研究的一个方向,受到了越来越多的关注。它通常发生在对MOS器件施加高温和栅压偏置的条件下,将会导致器件阈值电压V_(th)绝对值增加、漏极电流I_d和跨导g_m减小,以及关态电流I_(off)增大,从而最终可能会导致MOSFET器件不能正常工作。本文针对65nm CMOS工艺的器件做了以下研究。1.测试结构的设计和测试系统搭建。根据JEDEC标准制定了BTI效应的测试结构,再使用集成电路EDA工具Virtuoso完成了测试结构的版图设计,最后将版图交付工艺厂商流片,使用半导体参数分析仪Key-sight B1500A、Cascade探针台以及ESPEC-ETC200L恒温箱搭建了测试系统,完成加速试验测试。2.BTI效应研究。首先对65nm的PMOS器件进行了负偏置温度不稳定效应(Negative Bias Temperature Instability,NBTI)的研究,试验测试了应力前后PMOS器件的输出特性和转移特性曲线的变化,发现了器件退化后,漏极电流会呈现一定程度的降低。同时测试了在应力作用后,PMOS器件电学参数的变化情况。讨论了栅极应力电压、应力温度以及器件尺寸大小(栅宽、栅长)四个因素对负偏置温度不稳定效应的影响,总结了在不同条件下,PMOS器件的退化趋势及规律。然后对65nm的NMOS器件进行了正偏置温度不稳定效应(Positive Bias Temperature Instability,PBTI)的研究,试验测试发现应力前后NMOS器件的输出特性和转移特性曲线没有产生明显变化,同时发现虽然器件阈值电压会发生漂移,但其偏移量非常小,说明了65nm NMOS器件的PBTI效应不明显。3.寿命评估。阈值电压漂移量ΔV_(th)可用来表征PMOS器件的NBTI寿命。研究表明ΔV_(th)受到栅极应力电压V_(gs)、应力温度T以及器件尺寸(W、L)的影响。分别讨论了栅极应力电压、温度应力、栅宽以及栅长与阈值电压漂移量ΔV_(th)之间的关系,依据实验测试的数据,得到ΔV_(th)的实验表达式,最后推导出PMOS器件的NBTI寿命。实验结果对该65nm商用CMOS工艺在高可靠领域中的应用,退化建模提供了参考和寿命预估依据。
【图文】：

国际集成电路技术发展路线预测

在Si/SiO2界面上生成的键的可能类型[19]
【学位授予单位】：电子科技大学
【学位级别】：硕士
【学位授予年份】：2019
【分类号】：TN386

【参考文献】

相关期刊论文 前3条

1 杨立功;于晓权;李晓红;罗俊;;半导体可靠性技术现状与展望[J];微电子学;2015年03期

2 黄勇;恩云飞;章晓文;;NBTI效应的退化表征[J];半导体技术;2007年07期

3 李忠贺;刘红侠;郝跃;;超深亚微米PMOS器件的NBTI退化机理[J];物理学报;2006年02期

相关博士学位论文 前2条

1 张月;PMOSFET器件NBTI效应的机制与模型研究[D];西安电子科技大学;2014年

2 刘文军;纳米CMOS器件的新测量方法并用于可靠性的研究[D];复旦大学;2009年

相关硕士学位论文 前1条

1 缪永;高k栅介质CMOS集成电路老化模型研究[D];合肥工业大学;2015年

，

本文编号：2601046