基于0.6μm CMOS工艺ESD全芯片保护研究

发布时间：2020-03-31 17:02

【摘要】：静电放电(Electrostatic Discharge,ESD)是生活中常见的自然现象,会造成集成电路的结损伤或烧毁、金属线熔断、栅氧层击穿,对集成电路产品造成了严重的损伤,使其可靠性大大降低。本文基于0.6μm CMOS工艺,对正向I/O和双向I/O设计了保护方案,需要满足8KV的保护要求。本文首先介绍了ESD防护的基本理论。指出了ESD的三种基本模型:人体模型(HBM)、机器模型(MM)、组件充电模型(CDM)。并阐述了三种ESD模型和TLP的测试方法。接下来对CMOS工艺下的常规ESD单体器件做了介绍,分别对二极管、MOSFET、SCR等基本ESD器件的防护原理、应用范围以及优缺点做了介绍。随后基于0.6μm CMOS工艺的输入输出端口的典型电路确定了单向I/O和双向I/O的设计窗口与防护指标。对于单向I/O的全芯片保护方案,单体器件主要为二极管、GGNMOS/GDPMOS、GCNMOS/GCPMOS、电阻辅助触发的GGNMOS/GDPMOS、LVTSCR和电阻辅助触发的LVTSCR等。对于双向I/O的全芯片保护方案,单体器件主要为背靠背二极管和双向MLSCR。最后设计了0.6μm CMOS工艺下的全芯片方案中的单体器件。对于正向I/O防护而言,通过分析被保护电路确定了5.5V-11.7V的设计窗口,并基于第一次流片方案的经验,对GGNMOS、LVTSCR等器件的版图结构和参数进行了调整。并且在已有数据的基础上,为了改进触发电压,设计了RC电路辅助触发的GCNMOS和电阻辅助触发的LVTSCR。对于Power Clamp器件,为了达到保护要求,同时尽量减小版图面积,着重对电阻、电容、反相器做了研究。对于双向I/O的ESD保护,沿用了工艺中采用的背靠背二极管,并设计了双向MLSCR器件进行防护。
【图文】：

芯片失效模式分布图

基于0.6μm CMOS工艺ESD全芯片保护研究

I/O对电源（地）的静电测试图
【学位授予单位】：电子科技大学
【学位级别】：硕士
【学位授予年份】：2019
【分类号】：TN40

【相似文献】