基于时分复用的级联弱反射全同光纤光栅解调系统研究

发布时间：2020-04-05 15:56

【摘要】：光纤光栅具有体积小、灵敏度高、抗电磁干扰等诸多优点,因此被广泛应用于众多传感检测领域,如大型建筑工程、航空航天、核工业等。对传感光栅反射光信号的解码过程称为解调,解调单元的工作性能对整个传感检测系统至关重要,因此,开发一套成本低、解调速度快、检测精度高的解调系统具有重要意义。本文设计了一种以半导体光放大器为高速光开关的级联弱反射全同光纤光栅时分复用解调系统,利用半导体光放大器控制产生选通光脉冲,从而实现级联光纤光栅反射光在时域上的分离。本课题的主要工作内容如下:首先,通过查阅大量相关文献,对光纤光栅解调技术的国内外研究现状进行了综述,并对现有弱反射级联光纤光栅解调技术存在的问题进行了论述;其次,结合级联弱反射全同光纤光栅传感器在工程应用中的实际需求,提出一种基于半导体光放大器的时分复用解调系统,并根据解调系统各组成部分的参数需求进行系统整体方案设计;再次,设计了基于FPGA系统的高速光开关驱动单元和数据采集单元,完成了相关硬件系统和软件系统的设计;最后,利用所设计的时分复用解调系统对4个弱反射全同光纤光栅进行级联解调,开展了大量的实验研究工作,对解调系统的速度、精度指标进行了研究和结果分析。本文所设计的级联弱反射全同光纤光栅时分复用解调系统成本低、解调速度快,对高速应变量的传感检测系统设计具有重要参考价值。
【图文】：

采集数据

图 3-17AD 采样时序设计相对于 UART 串口发送速率，AD9220 的采样速率比较快，所以需要将采样数据在 FPGA 的内部 FIFO 中进行缓冲，再通过串口将数据发送到 PC 端。根据上述思路，使用 Verilog HDL 语言，在 Quartus II 中进行程序设计，，并通过编写 Testbench文件来模拟实际的采样情景，使用 ModelSim-Altera 13.1d 进行仿真，产生的 AD_CLK与 SOA_TTL 的对应关系如图 3-18 所示；在采样时序控制下，将采集到的数据写入使用 FPGA 内存空间例化的 fifo 中，如图 3-19 所示；然后再将 FIFO 中的数据通过UART 串口将发送到 PC 端，如图 3-20 所示。图 3-18AD_CLK 仿真时序

界面图,上位机,界面

图 3-20 将存储空间的数据通过串口发送3.5 上位机界面设计AD 芯片采集到的数据在 FPGA 内部例化的 FIFO 存储空间内进行缓冲之后，再通过 UART 串口发送到 PC 端，为了能够较为直观地对 AD 采集到的数据进行观察，所设计的上位机界面如图 3-21 所示。此设计选用 C++为开发语言，软件设计环境为 VS2010，通过使用 MFCActiveX控件，可以对所需功能控件进行直接调用。界面主要分为三部分：顶部可以对串口和波特率进行选择，并可以对接收到的每帧 AD 采样数据进行十六进制显示；中间为曲线显示区域，通过程序设置，对接收到的十六进制数据根据 AD 芯片的电压计算公式进行自动计算，以曲线的形式显示出来，便于直观监测；底部为功能控制区，可以控制接收操作的开始、结束，并可以下一次重新接受之前清空界面数据。
【学位授予单位】：燕山大学
【学位级别】：硕士
【学位授予年份】：2019
【分类号】：TN253;TN722

【相似文献】