应用于WSN射频收发芯片的低电压正交VCO和小数分频器设计

发布时间：2017-03-23 12:07

  本文关键词：应用于WSN射频收发芯片的低电压正交VCO和小数分频器设计，，由笔耕文化传播整理发布。

【摘要】：无线传感器网络(Wireless Sensor Network, WSN)是一种由部署在监测区域内大量的微型传感器节点构成的自组织网络系统,可以应用于智能家居、环境检测、医疗护理和军事安全等领域。随着无线传感网技术的发展,射频收发芯片对于频率综合器的稳定性和功耗提出了更高要求,作为频率综合器中的核心模块,正交压控振荡器(Quadrature Voltage Control Oscillator, QVCO)和小数分频器(Fractional Divider, FD)具有研究价值。本文的主要工作是设计应用于WSN射频收发芯片中的正交压控振荡器以及小数分频器模块。整个系统基于1V低电源电压,采用0.18-μmRF-CMOS工艺实现。QVCO通过并联晶体管耦合产生正交信号,采用互补交叉耦合晶体管提供负阻。QVCO运用开关电容阵列扩展频率调谐范围,采用开关电阻偏置阵列来提供合适的偏置电流以节省功耗。小数分频器包括高速二分频器、双模预分频器、可编程计数器以及∑-△调制器。其中高速二分频器采用电流模逻辑的伪差分结构来提高工作频率；双模预分频器基于相位切换技术以达到低功耗的目的；∑-△调制器采用改进型的MASH 1-1-1结构降低小数杂散。各工艺角(TT/FF/SS)及温度(-40/27/80℃)条件下,后仿真结果显示：QVCO核心功耗最小仅为1.21mW,振荡频率范围为2.31～2.81GHz,1MHz频偏处相位噪声最大为-112.0dBc/Hz;小数分频器功耗小于1mW,工作频率范围为2.3～2.8GHz。各项性能均满足指标要求。本文所设计的正交压控振荡器、小数分频器电路具有低电压低功耗特性,满足WSN射频收发芯片的要求。
【关键词】：正交压控振荡器 小数分频器 低电压 低功耗 无线传感网
【学位授予单位】：东南大学
【学位级别】：硕士
【学位授予年份】：2016
【分类号】：TN752;TN772
【目录】：

• 摘要4-5
• ABSTRACT5-8
• 第1章 绪论8-14
• 1.1 课题背景与意义8
• 1.2 国内外研究现状8-10
• 1.3 研究内容与设计指标10-13
• 1.3.1 研究内容10-12
• 1.3.2 设计指标12-13
• 1.4 论文组织13-14
• 第2章 频率综合器理论基础14-24
• 2.1 频率综合器分类14
• 2.2 小数PLL的结构14-19
• 2.2.1 压控振荡器15-16
• 2.2.2 鉴频鉴相器与电荷泵16-17
• 2.2.3 环路滤波器17-18
• 2.2.4 分频器与∑-△调制器18-19
• 2.3 PLL线性模型19-21
• 2.3.1 PLL噪声源19-20
• 2.3.2 PLL频域模型20-21
• 2.4 PLL性能指标21-23
• 2.4.1 频率范围与分辨率21-22
• 2.4.2 相位噪声与杂散22-23
• 2.4.3 锁定时间和锁定频率范围23
• 2.5 总结23-24
• 第3章 正交VCO的设计与仿真24-52
• 3.1 电感电容压控振荡器24-28
• 3.1.1 相位噪声分析24-27
• 3.1.2 电感电容压控振荡器原理27-28
• 3.2 正交VCO电路设计28-35
• 3.2.1 正交信号的产生29-30
• 3.2.2 电路结构选取30-31
• 3.2.3 电感电容谐振腔设计31-33
• 3.2.4 负阻管设计33
• 3.2.5 开关电容阵列设计33-34
• 3.2.6 缓冲电路设计34-35
• 3.3 QVCO电路与前仿真35-43
• 3.3.1 QVCO整体电路结构35
• 3.3.2 QVCO前仿真35-43
• 3.4 版图设计与后仿真43-51
• 3.4.1 版图设计43
• 3.4.2 QVCO后仿真43-51
• 3.5 小结51-52
• 第4章 小数分频器的设计与仿真52-72
• 4.1 小数分频器架构52-53
• 4.1.1 小数分频器架构52-53
• 4.1.2 分频比计算53
• 4.2 高速二分频器设计53-55
• 4.3 双模8/9分频器设计55-62
• 4.3.1 双模分频器电路结构55-57
• 4.3.2 相位切换8/9双模分频器设计57-60
• 4.3.3 双模分频器后仿真60-62
• 4.4 脉冲与吞咽计数器设计62-65
• 4.4.1 可编程计数器的结构设计62
• 4.4.2 可编程计数器的实现62-65
• 4.5 ∑-△调制器设计65-69
• 4.5.1 ∑-△调制器的基本原理和常见结构65-68
• 4.5.2 ∑-△调制器的电路实现与仿真68-69
• 4.6 小数分频器的版图设计及后仿真69-71
• 4.6.1 小数分频器的版图设计69-70
• 4.6.2 小数分频器的后仿真70-71
• 4.7 小结71-72
• 第5章 总结与展望72-74
• 5.1 总结72
• 5.2 展望72-74
• 参考文献74-78
• 致谢78-80
• 攻读硕士学位期间发表的论文80

【相似文献】

中国期刊全文数据库 前10条

1 张嗣忠;Σ-Δ在数字小数分频器中的应用[J];应用科学学报;2002年04期

2 李秋生;;一种改进的小数分频器设计方法[J];电子设计应用;2009年08期

3 刘怀林;;小数分频器在同步机中的应用[J];电视技术;1982年04期

4 尹佳喜;小数分频器的设计及其应用[J];国外电子测量技术;2005年S1期

5 钟景华;Σ-Δ调制小数分频器的设计[J];现代雷达;2005年04期

6 王欢;李若仲;张永顺;;实用小数分频器的设计与实现[J];长春工程学院学报(自然科学版);2006年04期

7 王广义;赵卫华;赵艳秋;;一种小数分频器的设计及性能分析[J];自动化技术与应用;2007年09期

8 何攀峰;刘亮;;Σ-Δ调制小数分频器四模分频控制方法的分析与实现[J];国外电子测量技术;2008年04期

9 王建锁;;吞脉冲多位小数分频器[J];无线电工程;1989年03期

10 徐平原;;一位小数分频器[J];电子技术;1993年05期

中国重要会议论文全文数据库 前1条

1 黄守麟;;基于FPGA的超高精度任意小数分频器的设计[A];全国第二届信号处理与应用学术会议专刊[C];2008年

中国硕士学位论文全文数据库 前6条

1 马绍伟;基于verilog的小数分频器的设计[D];北京工业大学;2015年

2 张文通;基于△∑调制技术的小数分频器设计[D];东南大学;2015年

3 罗汀;多模多标准射频接收机中小数分频器和AFC的设计[D];东南大学;2016年

4 王加锋;多模多标准系统中小数分频器的设计[D];东南大学;2015年

5 高宇文渊;应用于WSN射频收发芯片的低电压正交VCO和小数分频器设计[D];东南大学;2016年

6 詹海挺;小数分频器的研究与设计[D];杭州电子科技大学;2012年

  本文关键词：应用于WSN射频收发芯片的低电压正交VCO和小数分频器设计，由笔耕文化传播整理发布。

本文编号：263673