基于55nm工艺技术的热载流子效应及其电流非线性退化的研究
发布时间：2020-05-05 10:55
【摘要】：在科学技术爆炸式变革的当代,集成电路已经渗透到人们工作生活的方方面面。集成电路芯片的需求量与日俱增,提升整个芯片的集成度以及性能成为业界的主攻方向。随着制程工艺的日加成熟,MOSFET器件的特征尺寸按比例大幅度缩小,短沟道效应的加剧使得热载流子效应愈发突显,电路系统的可靠性产生瓶颈。随着技术节点的推进,MOSFET器件由热载流子效应产生退化的机理变得复杂,传统的退化机理模型对实际可靠性工程评估带来挑战。本文首先介绍了MOSFET器件中热载流子效应的产生机理以及业界的测试评估方法。对影响热载流子效应的要素进行了实验归纳分析,包括器件尺寸、电性参数、测试温度以及应力模式,最后实验验证了工艺制程中改善抑制热载流子效应的方法。本文研究表明,MOSFET器件沟道制造长度与最终器件失效时间存关联,数据处理以1/Length作为横坐标,同时纵坐标将器件失效时间取对数进行排布,两者呈线性关系。MOSFET器件的电性参数初始值影响最终热载流子效应退化严重度,饱和电流初始值越大,退化越严重。nMOSFET器件沟道制造长度为0.08μm时,接近测试温度以及测试应力模式的选取临界点。当nMOSFET器件沟道制造长度大于0.08μm时选取室温25℃最大衬底电流应力模式,反之则选取高温125℃环境下V_g=V_d应力模式。栅氧化层工艺改善、轻掺杂漏注入工艺改善以及热退火工艺改善在55nm工艺技术中对抑制热载流子效应均有明显作用。后续探讨了55nm工艺技术热载流子效应评估过程中遇到的非线性退化现象,设计进行实验研究,提出了退化机理以及合理的测试评估方法。传统的热载流子效应退化模型认为在保持同一种应力模式且应力大小保持不变时,MOSFET器件退化的整个过程退化机理不变,即MOSFET器件电性参数退化值与应力累积时间的关系使用幂次定律拟合呈线性关系。根据实际测试的数据,基于55nm工艺技术的MOSFET器件的退化机理已不再由一种机理主导并呈现非线性退化。其中,对nMOSFET器件而言,退化初期主要受氧化层陷落电子影响,随后受主型界面态陷阱成为器件饱和电流退化的主导因素;对pMOSFET器件而言,同样氧化层中的陷落电子在退化初期起主要作用,随后逐步转为由施主型界面态陷阱主导,当pMOSFET器件氧化层变薄至一定厚度时,未观察到非线性退化现象。实际测试方法的设置应根据器件电性参数退化程度而定,由于整个退化过程中不同应力时间段内拟合斜率存明显差异,通过拟合特定时间段斜率推导失效时间将得到错误结果。本研究的影响和意义在于根据55nm工艺技术热载流子效应测试中得到的工程经验,为后续其他技术节点的开发起到指导性参考作用。
【图文】：
翻阅历史，可靠性问题的提出最早入二战的军用设备在储存搬运过后故障率超始了对可靠性的研究。，可靠性领域内制定了一系列标准，其中对载流子效应(Hot Carrier Effect，简写为 HCEas Temperature Instability，简写为 NBTI)、经ric Breakdown，简写为 TDDB)、电迁移(Elec技术节点进入 28nm 后，由于引入 HfO2作栅性(Positive Bias Temperature Instability，简写，从而增加纳入评估项目[12]。项目，若按评估对象可分为如下三类：艺可靠性：测试项目为热载流子效应以及负偏评估晶体管器件经过热载流子效应以及负偏的变化值，研究两种现象的退化机理[13,14]。 饱和电流退化图。
图1-2 所示曲线为测试结构施加应力时栅极漏电量测值随应力时间变化曲线。图 1-2 栅氧化层漏电增加Fig.1-2 Increasing gate oxide leakage(3) 金属互连层工艺可靠性：测试项目为电迁移，测试主要评估通入固定电流密度的应力后金属互连层电阻的变化值，研究金属互连层的退化机理[18-20]。图 1-3 所示各曲线为一组金属互联层结构其电阻随应力时间变化的曲线。图 1-3 一组电迁移引起金属互连线阻值变化Fig.1-3A group of metal interconnect resistance change induced by electro migration可靠性测试根据载体形式主要有两大类评估方法，分别是晶圆级可靠性测试(Wafer Level Reliability，简写为 WLR)以及封装级可靠性测试(Package LevelReliability，简写为 PLR)。晶圆级可靠性测试直接通过探针卡扎取测试结构实现应力施加以及电性参数量测。封装级可靠性测试是通过晶圆打磨划片后将测试结构粘于底座之上，使用金属线将测试结构端口引出后通过引脚实现应力施加以及电性参数量测，，且封装级测
【学位授予单位】：上海交通大学
【学位级别】：硕士
【学位授予年份】：2018
【分类号】：TN386
本文编号：2650020
【图文】：
翻阅历史，可靠性问题的提出最早入二战的军用设备在储存搬运过后故障率超始了对可靠性的研究。，可靠性领域内制定了一系列标准，其中对载流子效应(Hot Carrier Effect，简写为 HCEas Temperature Instability，简写为 NBTI)、经ric Breakdown，简写为 TDDB)、电迁移(Elec技术节点进入 28nm 后，由于引入 HfO2作栅性(Positive Bias Temperature Instability，简写，从而增加纳入评估项目[12]。项目，若按评估对象可分为如下三类：艺可靠性：测试项目为热载流子效应以及负偏评估晶体管器件经过热载流子效应以及负偏的变化值，研究两种现象的退化机理[13,14]。 饱和电流退化图。
图1-2 所示曲线为测试结构施加应力时栅极漏电量测值随应力时间变化曲线。图 1-2 栅氧化层漏电增加Fig.1-2 Increasing gate oxide leakage(3) 金属互连层工艺可靠性：测试项目为电迁移，测试主要评估通入固定电流密度的应力后金属互连层电阻的变化值，研究金属互连层的退化机理[18-20]。图 1-3 所示各曲线为一组金属互联层结构其电阻随应力时间变化的曲线。图 1-3 一组电迁移引起金属互连线阻值变化Fig.1-3A group of metal interconnect resistance change induced by electro migration可靠性测试根据载体形式主要有两大类评估方法，分别是晶圆级可靠性测试(Wafer Level Reliability，简写为 WLR)以及封装级可靠性测试(Package LevelReliability，简写为 PLR)。晶圆级可靠性测试直接通过探针卡扎取测试结构实现应力施加以及电性参数量测。封装级可靠性测试是通过晶圆打磨划片后将测试结构粘于底座之上，使用金属线将测试结构端口引出后通过引脚实现应力施加以及电性参数量测，，且封装级测
【学位授予单位】：上海交通大学
【学位级别】：硕士
【学位授予年份】：2018
【分类号】：TN386
【参考文献】
相关硕士学位论文 前4条
1 刘洋;基于测试结构的CMOS工艺可靠性评价方法研究[D];电子科技大学;2016年
2 曹成;NMOS器件热载流子效应研究[D];西安电子科技大学;2015年
3 陈庆;应变硅MOSFET热载流子研究[D];西安电子科技大学;2011年
4 饶伟;深亚微米LDD MOSFET器件热载流子效应研究[D];西安电子科技大学;2009年
本文编号：2650020
本文链接：https://www.wllwen.com/kejilunwen/dianzigongchenglunwen/2650020.html
