三维芯片堆叠封装中的电感耦合互连技术研究

发布时间：2020-05-06 22:31

【摘要】：随着摩尔定律的不断延伸,CMOS(Complementary Metal-Oxide-Semiconductor)工艺器件的尺寸越来越小,集成电路芯片具有了更高的的集成度。但当器件的尺寸来到了深亚微米尺度,进一步缩小的难度越来越大,芯片设计的研究开始朝着三维方向发展,出现了芯片堆叠封装技术。电感耦合互连是一种应用于芯片堆叠封装中的无线互连技术,相对于传统的硅通孔(TSV,Through Silicon Via)互连、Micro-Bump互连等有线互连方式,它有着成本低、兼容性高、灵活性高等优点。但是,电感耦合互连技术也存在着功耗大、电感间会产生串扰、电感占用面积较大等问题,亟待进一步的研究完善。而且由于电感耦合互连出现的时间较短,在有许多场景下的应用需要从头开始设计。本文以电感耦合互连的实际应用为研究对象,对电感耦合的物理模型进行了分析,对电感耦合互连的收发电路,以及相关应用设计所面临的一些实际问题进行了细致探讨。主要内容包含以下几个方面:在片上耦合电感的基础物理特性方面,首先给出了包含串联电感、串联电阻和并联电容的模型,对Greenhouse算法进行了改进,使之可以快速准确的计算片上多层电感的感值。然后由片上电感的模型导出了电感耦合的等效电路模型,得到了电感耦合的传递函数和时/频域特性。在互感的计算上,基于Biot-Savart定律推导出了一个关于电感直径、垂直距离和对准偏移的计算公式,可以快速直观地评估不同尺寸、不同位置下电感间互感的变化。进一步用互感计算的结果,对电感耦合串扰进行计算分析,并设计了实验对其验证。在电路层面上,对电感耦合互连的收发电路进行了低功耗方面的设计。对传统的NRZ(Non return-to-zero)异步收发电路进行了介绍,得到其功耗过大的原因是其电流恒定。电流脉冲调制可以降低电流信号的占空比,进而降低功耗。在NRZ和BPM(Bi-phase modulation)两种脉冲调制的基础上,提出了UPM(Uni-pulse modulation)调制电路,降低功耗的同时,由于其信号脉冲的单一性,电感间的串扰也得到了有效的减弱。提出了适用于UPM调制的电感级联的工作方式,通过多个电感通道的串联合用一股电流来进一步降低功耗,采用了两种电路来实现,其中V型电路的功耗降低程度较大,而H型电路具有更好的频率特性。在应用方面,对电感耦合互连在多层堆叠芯片中的连续传输方式进行了设计。电感耦合互连的连续传输,要在使用电感数量尽量少的情况下,保证不同层次之间互不干扰,我们为此提出了两种连续传输路径——带屏蔽层的双电感路径和不带屏蔽层的三电感路径,对其工作方式和特点进行了介绍;然后对相应的芯片堆叠结构提出了三种方案。针对多层堆叠的存储器芯片,提出了使用有限状态机的片选方式,可以减少使用芯片Pad和引线的数量,并且介绍了使用电感耦合互连作为存储器接口的时序控制方式,使之与传统存储器控制电路兼容。最后,对采用电感耦合互连的片上网络进行了初步的研究。使用电感耦合互连构造片上网络,最大的优点就是可以利用其封装操作的灵活性,根据需求在网络中添加、删除和替换芯片(节点)。首先提出了构造单向环路网络的方法,然后在它的基础上,利用电感耦合收发器可以改变收发模式的特点,将其扩展成为双向环路网络,可以在一个周期内动态地改变链路的通信方向,从而达到降低延迟的目的。然后,将虚通道流控和气泡流控两种流控机制应用在环路网络上,在延迟、吞吐量、硬件面积开销和应用性能四个方面比较它们的性能。
【图文】：

片上系统

始朝着三维方向转换[1 6]。向三维方向的扩展，不仅建新的芯片架构的可能，在以往的基础上，有了更关注。本节介绍论文的研究背景和意义。的集成度呈现指数级的增加。晶体管尺寸的缩小，提高。芯片性能虽有了飞跃性的提高,但是芯片通过ted circuit board)板上，相比芯片内部，PCB的布线更发挥受到很大的限制[7 9]。矛盾，片上系统 (SoC, System on Chip) 被开发出来芯片上，原本需要在PCB上的连线被缩短到一个芯决，模块间能够高速通信，系统的性能得到较大的

系统级,芯片

限的芯片面积限制了可搭载的模块数量。虽然摩尔定律在不断的推动单，但物理的极限总有到来的一天，摩尔定律的终结被越来越频繁的讨论制，SoC的性能也会被限制。级封装(SiP, System in a Package)是一项重要的新技术[14 18]。与SoC不同芯片并排或者叠加封装在一起组成的系统，而SoC则是将多个功能模块如图 1-2 所示，，SiP 是将多种功能芯片，包括处理器、存储器等功能装内，从而实现一个基本完整的功能。多个芯片纵向多层的堆叠，面积增大，而是增加堆叠的高度，充分的利用了空间。堆叠芯片之间的距离延迟和信号衰减等问题也同时被解决。在功能不同或工艺有差别的芯片出来后，将这些芯片以堆叠的形式装配，以有线或无线的方式实现芯片间一个三维结构的系统。不需要对单个芯片进行重新设计，可以容易的扩此适用于更广泛的需求。
【学位授予单位】：华中科技大学
【学位级别】：博士
【学位授予年份】：2018
【分类号】：TN405

【参考文献】