CMOS射频开关研究与设计
发布时间：2020-05-20 15:36
【摘要】：随着无线通信技术的迅速发展,不断催生出各类新型收发系统,与此同时对射频(RF)系统或组件要求也越来越高,低成本、低功耗和高集成度是研究者不断追求的目标,日渐成熟的互补金属氧化物半导体(CMOS)技术则恰恰具备以上三种特点。射频开关是收发系统中重要的组件之一,传统高性能射频开关芯片大多由PIN二极管和Ⅲ-Ⅴ族化合物工艺实现,对使用CMOS工艺的研究相对较少,本篇论文对CMOS高性能单刀双掷(SPDT)开关进行了深入的研究。射频开关的关键性能指标是插入损耗、隔离度、线性度以及回波损耗,由于四个性能指标之间存在一定程度上的相互制约,因此在实际电路设计中需要对四个指标综合考虑。本文从射频基本理论和开关原理开始,对插入损耗、隔离度、线性度和回波损耗进行详细的讨论并提出优化方法。最后在基本晶体管串并联电路结构基础上,根据不同的应用场景设计出两款高性能CMOS射频开关:第一款采用对称式电路结构,使用体悬浮技术并且对开关的三端口进行阻抗匹配,以实现低插入损耗和高线性度的目的;第二款在对称式结构的其中一条支路上增加可变阻抗模块,这种非对称式结构可以满足开关在发射模式下对高功率处理容量的要求。本文设计的单刀双掷开关通过仿真得到:第一款对称式开关工作在5.4GHz时,插入损耗为1.2dB,隔离度为28dB,输入1dB压缩点为25dBm,回波损耗S11、S22分别为-26dB和-21 dB。第二款非对称式开关工作在15GHz时,在发射模式下,插入损耗为1.9dB,隔离度为18dB,输入1dB压缩点为26dBm,回波损耗S11、S22分别为-21dB和-18dB;在接收模式下,插入损耗为1.4dB,隔离度为21dB,输出1dB压缩点为7.6dBm,回波损耗S11、S22分别为-28dB和-18dB。
【图文】：
计的重要性不言而喻。逡逑因为ＮＭＯＳ的电子迁移率要高于ＰＭＯＳ，因此在本次设计中所涉及到的晶逡逑体管均使用ＮＭＯＳ。如图２．１是一个典型Ｎ型ＭＯＳＦＥＴ的结构示意图，ＮＭＯＳ逡逑的衬底为Ｐ型衬底，带有两个重掺杂Ｎ区形成源端和漏端。逡逑Ｓ逦Ｇ邋＼邋Ｄ逡逑１Ｌｃ？－邋＞｜邋｜邋ｚ逡逑Ｐ型衬底逦Ｉ＂＊邋Ｌｄｎｉｗｌ＿Ｊ邋＇＿逦Ｚ逡逑Ｂｏｄｙ逡逑图２．１邋ＮＭＯＳ器件结构逡逑当栅极电压ＶＧ逐渐X棿笫保耸保谐牡咨系目昭ū弧案献摺保诠档佬纬棋义虾木〔悖郏玻玻撸玻矗荩坏保郑墙徊郊哟笫保木〔阌胙趸镉牍杞缑娴牡缡撇欢显黾樱义系钡缡谱愎桓呤保缱哟釉炊肆魅肼┒耍耸北阈纬闪嗽亓髯恿鞫摹肮档馈保义嫌殖浦葱筒恪４耸倍杂Φ模郑浅浦般兄档缪埂卞澹郑裕龋惺痹谥谱鳎停希庸苠义鲜蓖ü蚬档雷⑷朐又世锤谋洌郑裕取ｅ义霞虻チ私猓停希庸艿恼ぜ缪苟裕停希庸芸刂苹净碇螅私徊降缅义系铰吹缪埂⒄ぜ缪褂氲缌髦涞墓叵担梢源樱停希庸艿模桑痔匦越刑教帧ｅ义先缤迹玻餐üǎ郑洌蠓段淙氩煌缪怪担郑堑玫降囊蛔榍
本文编号：2672831
【图文】：
计的重要性不言而喻。逡逑因为ＮＭＯＳ的电子迁移率要高于ＰＭＯＳ，因此在本次设计中所涉及到的晶逡逑体管均使用ＮＭＯＳ。如图２．１是一个典型Ｎ型ＭＯＳＦＥＴ的结构示意图，ＮＭＯＳ逡逑的衬底为Ｐ型衬底，带有两个重掺杂Ｎ区形成源端和漏端。逡逑Ｓ逦Ｇ邋＼邋Ｄ逡逑１Ｌｃ？－邋＞｜邋｜邋ｚ逡逑Ｐ型衬底逦Ｉ＂＊邋Ｌｄｎｉｗｌ＿Ｊ邋＇＿逦Ｚ逡逑Ｂｏｄｙ逡逑图２．１邋ＮＭＯＳ器件结构逡逑当栅极电压ＶＧ逐渐X棿笫保耸保谐牡咨系目昭ū弧案献摺保诠档佬纬棋义虾木〔悖郏玻玻撸玻矗荩坏保郑墙徊郊哟笫保木〔阌胙趸镉牍杞缑娴牡缡撇欢显黾樱义系钡缡谱愎桓呤保缱哟釉炊肆魅肼┒耍耸北阈纬闪嗽亓髯恿鞫摹肮档馈保义嫌殖浦葱筒恪４耸倍杂Φ模郑浅浦般兄档缪埂卞澹郑裕龋惺痹谥谱鳎停希庸苠义鲜蓖ü蚬档雷⑷朐又世锤谋洌郑裕取ｅ义霞虻チ私猓停希庸艿恼ぜ缪苟裕停希庸芸刂苹净碇螅私徊降缅义系铰吹缪埂⒄ぜ缪褂氲缌髦涞墓叵担梢源樱停希庸艿模桑痔匦越刑教帧ｅ义先缤迹玻餐üǎ郑洌蠓段淙氩煌缪怪担郑堑玫降囊蛔榍
本文编号：2672831
本文链接：https://www.wllwen.com/kejilunwen/dianzigongchenglunwen/2672831.html
