大面积集成电路芯片合金烧结工艺质量控制技术研究

发布时间：2020-05-27 21:55

【摘要】：集成电路的可靠性是电子系统稳定可靠工作的基础,随着电子系统对可靠性及使用期的要求不断提高,对于集成电路的质量和可靠性以及贮存寿命提出了更高要求,尤其是大面积芯片集成电路产品的质量与可靠性需进一步提高。本课题主要针对面积大于40mm2的集成电路芯片,在工艺优化前,合金烧结芯片电路粘接空洞面积约为30%~55%,芯片剪切强度值约为200~400N,水汽及氧气总含量≤5000PPM,通过开展集成电路芯片烧结工艺质量控制技术研究,对工艺进行优化后,预期研究目标合金烧结芯片电路粘接空洞面积约为≤30%,芯片剪切强度值约为≥300N,水汽及氧气总含量≤3000PPM的技术水平。为此进行了以下研究来达到预期研究目标:1、利用工艺FMEA方法对芯片合金烧结质量的影响因素进行分析,整理了大面积集成电路芯片合金烧结粘片的失效情况,列出了失效模式,并找出相应的解决措施。形成了可用于指导芯片合金烧结电路工艺优化的FMEA风险分析表[7]。针对四大类失效原因,包括芯片脱落、粘接空洞、密封失效、内部水汽含量超标,通过理论分析和试验验证的方法共得到15项主要的故障原因,并开展工艺试验找到了相应的解决方法,同时按照工艺FMEA分析原则分别给出各种失效模式的RPN值,加以比较,找出影响合金烧结电路质量的最主要因素,形成了可用于指导芯片合金烧结电路工艺优化的工艺FMEA工作表。2、研究合金烧结芯片的工艺质量控制与提高技术,降低粘结空洞,提升粘结强度。研究主要包含三个大的方面,首先是研究芯片背面金属化工艺,主要研究增加减薄后背面腐蚀工艺、优化背金前的清洗工艺以及采用三层金属化工艺来提高背金层质量[8]。其次是研究清洗工艺优化技术,通过粘片前对芯片背金层、管壳、焊片进行有效的超声清洗和等离子清洗及严格的检查来保证电路烧结前的表面状态。改善焊料与芯片背面金属化层及管壳的浸润性,提高有效粘接面积,提高粘接质量。最后是研究芯片烧结工艺参数优化,包括温度和时间工艺曲线的优化、真空度的控制、烧结气氛的控制、焊接的压力的优化等,其中温度和时间工艺曲线的优化主要从选择合适的升温速率、烧结温度和焊料熔化时间及冷却方式等方面进行。3、研究封装内部气氛水氧总含量低于3000PPM控制技术,从四个方面对腔体内部气氛进行控制,首先是选用合适的封装材料,选择进口的陶瓷管壳和金属盖板作为封装材料,其次是采用合金烧结工艺,对原材料进行预处理,降低封装后有害气体的释放程度,再次是对半成品进行预烘焙,去除吸附在电路上的水汽和氧气,最后是优化密封工艺,纯化封装气氛,并保证电路具有良好的密封性能。
【图文】：

形貌,工艺优化,焊料,X光照片

西安电子科技大学硕士学位论文度循环按照 GJB548B-2005 方法 1010.1，条件 C ，20 次循环；械冲击按照 GJB548B-2005 方法 2002，条件 B ，，Y1 方向；频振动按照 GJB548B-2005 方法 2007，条件 A ，Y1 方向；定加速度 GJB548B-2005 方法 2001，条件 B ，Y1 方向；子碰撞噪声检测试验 GJB548B-2005 方法 2020，条件 A 。化工艺烧结的电路对比工艺优化前的电路焊料流淌形貌更规则，溢X 光照片对比，粘接面积明显提高。

形貌,工艺优化,焊料,X光照片

工艺优化后焊料流淌形貌及X光照片
【学位授予单位】：西安电子科技大学
【学位级别】：硕士
【学位授予年份】：2018
【分类号】：TN405

【相似文献】