准延迟不敏感异步标准单元库的设计与实现

发布时间：2020-05-30 17:37

【摘要】：在工业上,由于缺乏异步电路设计的工具、技术和相关逻辑单元库,使得设计人员难以在SoC设计中应用异步电路,因此,异步电路很少应用于工业设计领域。此外,深亚微米工艺也增加了漏电流功耗。基于准延迟不敏感的读出放大器半缓冲逻辑单元库是一种强大的异步电路设计库,它能够在深亚微米工艺下平衡延迟和功耗的影响。为了减少这种差距,本文提出了一种有效的异步准延迟不敏感逻辑单元库的设计,该库采用了适合深亚微米CMOS实现的设计流程,着重于减少传播延迟和功耗。该方法通过闩锁效应来平衡逻辑单元中晶体管的尺寸和性能,通过多电压阈值技术进一步减少了功率约束下的传播延时。该方法在实现晶体管网络中整体性能的平衡非常有用,同时能够对功率约束下关键路径和非关键路径上的晶体管进行加速或减速。该基于先进的准延迟不敏感的读出放大器半缓冲逻辑单元库的设计方法已通过SMIC 40nm工艺的验证。具有Muller C元件的基本单元被设计并以1.1V标称电压进行测试,亚阈值电压设为400mV,并在不同的温度下以1GHz的频率进行采样验证。该设计的原理图、版图设计和仿真在Cadence ICFB完成,并使用Cadence模拟设计环境中的Spectre模型进行验证。当以先前的库为基准进行测试时,生成的逻辑单元库显示出传播延时和功耗均有所改善。
【学位授予单位】：中国科学技术大学
【学位级别】：硕士
【学位授予年份】：2019
【分类号】：TN402

【相似文献】

相关期刊论文 前10条

1 熊祥玉;;关于异步电路中的竞争现象[J];江西师范大学学报(自然科学版);1989年04期

2 朱仲武;张慧芳;;脉冲异步电路经典设计方法中一个应当更正的问题[J];江西理工大学学报;1990年01期

3 孙智权;;基于Balsa的异步集成电路设计方法[J];科学技术与工程;2008年16期

4 俞颖,周磊,闵昊;采用异步电路的低功耗微控制器的VLSI设计与实现[J];半导体学报;2001年10期

5 董一仁;;测试产生用的九值电路模型[J];电子计算机动态;1978年12期

6 何安平;郭慧波;冯志华;吴尽昭;;基于异步电路设计的RSA算法加密芯片[J];计算机工程与设计;2019年04期

7 周端;徐阳扬;曾平;;异步系统的信号传送研究[J];固体电子学研究与进展;2006年01期

8 刘勇攀,罗嵘,史峥,杨华中,汪蕙,严晓浪;异步电路的设计方法及其应用[J];微电子学;2002年06期

9 张远奇,王静;异步VLSI电路的低功耗技术研究[J];计算机工程与应用;2001年05期

10 谷佳华;周端;杨延飞;;基于Balsa-Xilinx FPGA的异步设计流程[J];微电子学与计算机;2012年06期

相关博士学位论文 前9条

1 孙秀莉;基于动作细化的异步电路自动综合[D];中国科学院研究生院（成都计算机应用研究所）;2005年

2 徐阳扬;异步电路设计方法学研究[D];西安电子科技大学;2009年

3 曾永红;数据包异步电路的关键技术研究[D];华中科技大学;2007年

4 管旭光;异步片上网络的关键技术研究[D];西安电子科技大学;2011年

5 任洪广;数据驱动异步微处理器设计关键技术研究[D];国防科学技术大学;2012年

6 阮坚;异步控制电路设计与实现关键技术研究[D];国防科学技术大学;2008年

7 周端;GALS系统互连及设计方法的研究[D];西安电子科技大学;2010年

8 吴睿振;高速低功耗MPSoC仲裁研究[D];西安电子科技大学;2014年

9 彭瑶;基于GALS的多核SoC中强鲁棒性通信接口研究[D];西安电子科技大学;2012年

相关硕士学位论文 前10条

1 Shahzad Haider;准延迟不敏感异步标准单元库的设计与实现[D];中国科学技术大学;2019年

2 叶娅慧;可逆及超并行异步电路设计[D];重庆大学;2018年

3 贾婷婷;基于EBES的异步电路逻辑符合验证[D];兰州大学;2018年

4 刘晓庆;基于异步电路设计方法的多类乘法算法设计与实现[D];兰州大学;2018年

5 邢永涛;异步电路设计方法研究[D];北京大学;2007年

6 郭宏泓;超低功耗异步电路设计研究[D];江苏大学;2009年

7 张丽;基于片上系统的仲裁算法和接口电路研究[D];西安电子科技大学;2014年

8 明晓杰;基于NCL逻辑的异步MCU设计[D];西安电子科技大学;2013年

9 罗玲玉;GALS设计方法[D];西安电子科技大学;2008年

10 奚锦程;低功耗异步80C51微处理器设计[D];东南大学;2016年

，

本文编号：2688479