0.6V 40nm低电压标准单元库设计

发布时间：2017-03-27 17:00

  本文关键词：0.6V 40nm低电压标准单元库设计，由笔耕文化传播整理发布。

【摘要】：降低工作电压已成为提高CMOS电路能效的有效方法,研究表明,当前工艺中电路最高效能点出现在近阈值工作区域附近。但是,近阈值标准单元的性能比正常电压的恶化10倍,限制了系统的性能。因此,本文对近阈值高性能标准单元的设计展开研究。尺寸和版图均会对近阈值标准单元的性能产生50%的影响。基于该特点,本论文对近阈值标准单元进行多参数联合设计优化,包括：(1)针对宽度、叉指数、阱边界位置等影响性能的关键设计参数和尺寸调节、凸状阱结构等可行性设计方案均进行全面优化,保证设计出最优标准单元。 (2)建立近阈值标准单元设计数学优化模型,包括设计变量、延时模型、面积模型和目标函数。该模型将版图对性能和面积的影响量化,实现参数设计和版图设计同时优化。(3)针对不同的延时面积折中目标,完成标准单元的设计。此外,针对近阈值标准单元建库,本论文提出将建库激励波形分段表示,并基于大量实际电路确定分段系数。该方法将标准单元库的时序准确性提高到6.8%。本文在SMIC 40nm工艺下完成0.6V低电压标准单元库的设计与指标验证,验证指标包括延时、能量、能量延时积和面积,验证方法为利用基准测试电路分别采用设计库和工艺厂原始库进行综合和电路指标对比。结果表明,采用目标函数D7A设计的标准单元库综合时,电路的延时平均减少16.47%,能耗平均减少30.38%,能量延时积减少41.86%,面积平均增加15.8%。
【关键词】：近阈值 标准单元库 高性能 时序准确性
【学位授予单位】：东南大学
【学位级别】：硕士
【学位授予年份】：2016
【分类号】：TN402
【目录】：

• 摘要5-6
• Abstract6-9
• 第一章 绪论9-15
• 1.1 课题研究背景和意义9-10
• 1.2 国内外研究现状10-13
• 1.3 论文研究内容及意义13
• 1.4 论文组织结构13-15
• 第二章 标准单元库设计基础15-26
• 2.1 标准单元指标15-17
• 2.2 标准单元版图规格17-18
• 2.3 标准单元版图寄生效应18-22
• 2.3.1 阱边界接近效应18-20
• 2.3.2 浅槽隔离压力效应20-21
• 2.3.3 寄生电容21-22
• 2.4 近阈值标准单元特征22-24
• 2.4.1 性能恶化22
• 2.4.2 上升下降延时不平衡22-23
• 2.4.3 温度反型效应23
• 2.4.4 版图寄生效应影响严重23-24
• 2.5 本章小结24-26
• 第三章 近阈值标准单元设计26-55
• 3.1 近阈值标准单元性能恶化分析26-28
• 3.2 标准单元设计参数28-30
• 3.3 标准单元设计方案30-31
• 3.4 标准单元设计数学优化模型31-46
• 3.4.1 设计变量32
• 3.4.2 延时模型32-45
• 3.4.3 面积模型45-46
• 3.4.4 目标函数46
• 3.5 标准单元设计与结果46-54
• 3.6 本章小结54-55
• 第四章 近阈值标准单元建库55-61
• 4.1 建库方法概述55-57
• 4.1.1 标准单元建库流程55
• 4.1.2 单元库时序准确性55-56
• 4.1.3 时序准确性——建库因素56-57
• 4.2 近闽值标准单元建库激励波形57-59
• 4.3 单元库时序准确性验证59-60
• 4.4 本章小结60-61
• 第五章 近阈值标准单元库验证61-68
• 5.1 标准单元库验证方法61-62
• 5.2 验证结果与讨论62-67
• 5.2.1 标准单元库指标对比62-65
• 5.2.2 性能讨论65-66
• 5.2.3 文献对比66-67
• 5.2.4 设计规则总结67
• 5.3 本章小结67-68
• 第六章 总结与展望68-69
• 6.1 总结68
• 6.2 展望68-69
• 致谢69-70
• 参考文献70-73
• 作者简介73

【相似文献】

中国期刊全文数据库 前10条

1 李云岗,侯朝焕;标准单元库的建立和参数提取[J];微计算机应用;1999年04期

2 薛庆华;张明;刘伟;;0.25μm宏单元库的验证[J];中国集成电路;2003年01期

3 朱海博;桑红石;李茜;李娅;;基于商用工艺的抗辐射标准单元库设计[J];微电子学与计算机;2013年06期

4 曾献君,叶以正,何煜;基于标准单元库的多级函数分解[J];微电子学;1993年01期

5 唐威;刘佑宝;吴龙胜;赵德益;卢红利;;空间辐射效应防护的标准单元库设计与实现[J];吉林大学学报(信息科学版);2010年04期

6 刘汝萍;朱余龙;;深亚微米标准单元库的设计与开发[J];中国集成电路;2003年06期

7 孟少鹏;马强;;基于TSMC55工艺的ELC流程[J];中国集成电路;2010年06期

8 黄璐;王浩;;一款验证标准单元库功能与延迟测量的芯片[J];中国集成电路;2014年06期

9 罗晓春,林争辉;面积优化再分解设计方法[J];电讯技术;2001年01期

10 吴迪;马亮;刘晓彦;;标准单元库版图缩放设计与实现[J];北京大学学报(自然科学版);2009年02期

中国硕士学位论文全文数据库 前10条

1 向薛成;单轨电流模标准单元包设计[D];宁波大学;2015年

2 喻鑫;40nm标准单元库的移植与加固设计[D];国防科学技术大学;2014年

3 冉庆龙;功耗均衡单元库的设计与实现[D];国防科学技术大学;2014年

4 曹宏涛;高可靠性I/O标准单元库及其ESD防护设计[D];国防科学技术大学;2014年

5 刘金鑫;0.18μm抗辐射标准单元库的设计与实现[D];山东大学;2016年

6 丁杰;0.6V 40nm低电压标准单元库设计[D];东南大学;2016年

7 苏杭;TFET单元库设计技术研究[D];哈尔滨工业大学;2015年

8 翁文君;65纳米输入输出单元库研究和开发[D];复旦大学;2010年

9 吴乐顺;基于SMIC 0.18um EEPROM工艺的标准单元库设计[D];西安电子科技大学;2013年

10 黄涛;高可靠标准单元库的设计与验证[D];国防科学技术大学;2009年

  本文关键词：0.6V 40nm低电压标准单元库设计，由笔耕文化传播整理发布。

，

本文编号：270692