可配置NAND Flash纠错技术研究

发布时间：2020-06-22 16:23

【摘要】：近年来,大规模集成电路技术飞速发展,以NAND Flash为代表的半导体固态存储器,已经成为各类电子产品中外部存储器的主要选择。其具有大容量、高存储密度、高访问速度、低成本、低功耗等优势,在嵌入式设备和移动设备中广泛应用。当前市场NAND Flash的需求持续增加,但随着存储容量的增加、工艺尺寸的减小,电荷泄漏、编程干扰、读干扰、保持时间、编程擦除次数增加等导致存储器的可靠性和使用寿命面临严峻的挑战。针对这一情况,本文完成了一种基于BCH码的模式可配置的ECC纠错系统电路结构设计。该结构实现了(8640,8192,32)、(8416,8192,16)、(8304,8192,8)三种模式的BCH编码、译码电路,可根据存储器误码率配置纠错模式,通过合理配置电路内部资源,减小功耗。在传统设计的基础上,对BCH码的各个模块进行了有效优化:1)编码器采用模式可配置的8位并行编码设计,纠错能力强的编码电路可以复用纠错能力弱的编码电路;2)校正子计算模块求余式,8位并行的设计,将求解一个校正子的有限域乘法器和有限域加法器的资源消耗减少为原来的26/(n-1)。整个校正子求解模块的资源消耗减少了50%左右。提高了计算速度,节约了电路功耗;3)错误位置多项式的计算,采用SiBM迭代算法,与传统的BM迭代算法相比,迭代次数减半,且避免了求逆的运算,节约了大量电路面积;4)错误模式的计算,采用有限域固定因子乘法器的并行钱氏搜索算法,极大地减少了硬件消耗。与纠错能力t=32的单纠错模式的BCH码(8640,8192,32)相比,在只增加极少硬件资源开销的情况下,使得低误码率时的功耗大幅减少。在三种模式下,设计出错个数均为8位,主要对译码器各个模块的功耗进行分析。其结果如下:优化后的纠错能力t=8的BCH译码器,其校正子结构、SiBM算法结构、钱氏搜索结构分别节约了49.7%、0%、64.9%的功耗;纠错能力t=16的BCH译码器,校正子结构、SiBM算法结构、钱氏搜索结构的功耗分别节约了34.7%、0%、42.4%;纠错能力t=32的BCH译码器,校正子结构、SiBM算法结构、钱氏搜索结构分别节约了1.1%、0%、0%功耗。纠错系统基于Xilinx公司Zynq系列xc7z020c1g484芯片,在Xilinx Vivado上完成了电路仿真与综合。
【学位授予单位】：成都信息工程大学
【学位级别】：硕士
【学位授予年份】：2018
【分类号】：TN402

【参考文献】