基于FPGA的OFDM无线通信系统设计与实现
发布时间:2020-06-22 22:19
【摘要】:近年来,便携式高清无线视频传输越来越广泛,高速率、抗干扰能力强的便携式无线通信系统被广泛应用。随着通信系统的快速发展,通信系统需要迅速升级。现场可编程逻辑门阵列(Field Programmable Gate Array,FPGA)凭借其可编程性、兼容性、低成本和低功耗性在通信系统的基带处理中得到广泛应用。首先,本文从无线通信系统所要求的性能参数出发,以中心节点与移动节点以及移动节点与移动节点之间的短距离高速便携式无线视频通信为背景,结合便携式无线信道模型,设计了OFDM通信系统基本参数,同时分析了OFDM通信中的关键同步技术和现有同步算法。针对便携式移动通信实时性好、高速率、低功耗、抗多径衰弱的特点,在研究SchmidlCox符号同步算法和Park符号同步算法的基础上,重新设计了训练序列结构和测度函数,提出了适用于便携式无线视频通信的OFDM同步方法,用尽可能简单的算法在多径衰弱信道下实现了良好的同步性能。仿真结果表明,当SNR大于4dB时,在6径典型城市信道(TU-6)下能够实现准确的定时,载波频偏估计均方误差小于0.0004。该算法能够较好地适用于便携式无线视频通信系统。其次,基于OFDM通信系统基本参数,采用Altera Quartus开发平台联合Modelsim SE-64仿真软件进行了硬件设计与仿真,包括工作时钟生成模块、加扰与解扰模块、卷积编码模块、16QAM调制与解调模块、FFT模块、循环前缀添加与加窗模块。最后对发射信号添加噪声,验证整个收发系统的性能,仿真结果表明,接收端能够对发送数据进行正确地解调。最后,对本文所提符号同步算法通过Quartus II开发平台进行了硬件设计与实现,其中包括粗符号同步模块和细符号同步模块,通过Modelsim对所设计的符号同步模块进行布局布线后仿真。结果表明本文算法能够有效地进行符号同步。
【学位授予单位】:沈阳工业大学
【学位级别】:硕士
【学位授予年份】:2019
【分类号】:TN929.53;TN791
【图文】:
6图 2.3 OFDM 频谱图Fig. 2.3 OFDM spectrum在接收端,对(2.2)式的第 K 个子载波进行解调,OFDM 符号 s (t )先与第 K本地载波相乘后,在时间长度 T 内进行积分,即:10101 exp( 2 ( ) ex ( 2 ( )1exp 2 ( ) ssssNt Ts i stiNt Ti stik id j t t d j t t dtT T Ti kd j t t dtT T(由于各个子载波之间相互正交,即满足:
时钟名称 时钟频率(MHz)SYS_CLK 20SYS_CLK_D 50DIN_CLK 60CB_CLK 80表 4.2 接收机处理器的工作时钟Tab. 4.2 Receiver processor operating clock时钟名称 时钟频率(MHz)clk 20Clk_50 50Clk_60 60Clk_80 80GA实现时,本文采用专用的时钟生成模块,调用altera专用时钟 IP 核成的时钟 IP 模块结构框图。从图中可以看到,外部输入信号包括信号 inclk0 和 areset 复位信号。经过 2/5 分频得到一个频率为 20MH 6/5 分频得到一个 60MHz 的输出信号,再经过 8/5 分频后输出时钟信此外,还有一个 LOCKED 输出端口,作为 PLL 锁定状态的标志信号平时,输出时钟信号有效。
【学位授予单位】:沈阳工业大学
【学位级别】:硕士
【学位授予年份】:2019
【分类号】:TN929.53;TN791
【图文】:
6图 2.3 OFDM 频谱图Fig. 2.3 OFDM spectrum在接收端,对(2.2)式的第 K 个子载波进行解调,OFDM 符号 s (t )先与第 K本地载波相乘后,在时间长度 T 内进行积分,即:10101 exp( 2 ( ) ex ( 2 ( )1exp 2 ( ) ssssNt Ts i stiNt Ti stik id j t t d j t t dtT T Ti kd j t t dtT T(由于各个子载波之间相互正交,即满足:
时钟名称 时钟频率(MHz)SYS_CLK 20SYS_CLK_D 50DIN_CLK 60CB_CLK 80表 4.2 接收机处理器的工作时钟Tab. 4.2 Receiver processor operating clock时钟名称 时钟频率(MHz)clk 20Clk_50 50Clk_60 60Clk_80 80GA实现时,本文采用专用的时钟生成模块,调用altera专用时钟 IP 核成的时钟 IP 模块结构框图。从图中可以看到,外部输入信号包括信号 inclk0 和 areset 复位信号。经过 2/5 分频得到一个频率为 20MH 6/5 分频得到一个 60MHz 的输出信号,再经过 8/5 分频后输出时钟信此外,还有一个 LOCKED 输出端口,作为 PLL 锁定状态的标志信号平时,输出时钟信号有效。
【相似文献】
相关期刊论文 前10条
1 付W
本文编号:2726329
本文链接:https://www.wllwen.com/kejilunwen/dianzigongchenglunwen/2726329.html