一种全数字发射机关键模块的设计及其FPGA验证
发布时间：2020-06-26 10:29
【摘要】：近年来,随着的无线通信和软件无线电技术的发展,移动终端设备的无线发射机系统越来越需要具备低功耗、高效率、低硬件消耗、宽载频的特点。而这些优点,也是未来的无线发射机研发人员所必须关注的,它们是无线发射机系统发展的必然趋势。本文首先简单介绍了本课题的研究背景和意义,并给出了论文内容的安排和技术指标。对无线发射机的工作原理进行了阐述,分别对目前常见的几款模拟发射机和全数字发射机结构进行了论述,并分析了各种结构下的发射机系统的优势和不足。然后,提出数字发射机整体的设计方案,进行了系统各个关键模块的设计。重点介绍了基于总线分离结构的多比特量化Δ-Σ调制器的原理和设计。在输入信号分别是单音信号和16-QAM的OFDM信号的情况下,分别对基于非总线分离Δ-Σ调制器和总线分离Δ-Σ调制器的发射机系统进行了Matlab仿真分析,并对不同比特分配方案下的数字发射机性能进行了比较。最后,基于模块化的思想,对本文设计的基于总线分离结架构和非总线分离架构的全数字发射机进行了FPGA设计与VHDL编程实现,并完成各个模块的功能仿真。板级验证结果表明,采用FPGA实现的总线分离结构的数字发射机在满足所需信噪比的过采样频率条件下,可有效地提高发射机的最大工作速率并降低系统的硬件消耗。
【学位授予单位】：东南大学
【学位级别】：硕士
【学位授予年份】：2018
【分类号】：TN791;TN830
【图文】：
图 4. 2 数字时钟产生模块端口连接，inclk0 是 FPGA 的输入时钟，c0 和 c1 都是输入时钟 inclk0 inclk0 为 40MHz，由板子上的晶振提供。图 4. 3 数字时钟信号波形图，显示了输入时钟信号 clk 和输出时钟信号 clc0 和 clk1 的波形钟信号 clk0 通过 PLL 实现了 16/5 的小数分频，得到 128MH了 4/5 的小数分频，为 32MHz。其中，32MHz 的时钟 clk1 主要，同时也是基带信号产生模块和转换模块的工作时钟。而 128M模块和多路合并器模块的工作时钟。因为一个 PLL 可以产生
图 4. 4 单音信号产生模块端口连接如图 4.4 所示，IPM_ROM_I 核和 IPM_ROM_Q 核分别用于产生一个 13 位宽、4096 个数据个数的且相互正交的单音信号。LPM_COUNTER_SIG 核是一个计数器，通过计数器将 IPM_ROM_I 核和IPM_ROM_Q 核的数据按地址取出。图 4.5 基带正交信号波形图基带正交信号的产生波形图如图 4.5 所示。Ib 和 Qb 分别是该模块产生的输出信号，它们的相位差为900，是相互正交的基带信号。4.2.4 Δ-Σ 调制器模块
本文编号：2730187
【学位授予单位】：东南大学
【学位级别】：硕士
【学位授予年份】：2018
【分类号】：TN791;TN830
【图文】：
图 4. 2 数字时钟产生模块端口连接，inclk0 是 FPGA 的输入时钟，c0 和 c1 都是输入时钟 inclk0 inclk0 为 40MHz，由板子上的晶振提供。图 4. 3 数字时钟信号波形图，显示了输入时钟信号 clk 和输出时钟信号 clc0 和 clk1 的波形钟信号 clk0 通过 PLL 实现了 16/5 的小数分频，得到 128MH了 4/5 的小数分频，为 32MHz。其中，32MHz 的时钟 clk1 主要，同时也是基带信号产生模块和转换模块的工作时钟。而 128M模块和多路合并器模块的工作时钟。因为一个 PLL 可以产生
图 4. 4 单音信号产生模块端口连接如图 4.4 所示，IPM_ROM_I 核和 IPM_ROM_Q 核分别用于产生一个 13 位宽、4096 个数据个数的且相互正交的单音信号。LPM_COUNTER_SIG 核是一个计数器，通过计数器将 IPM_ROM_I 核和IPM_ROM_Q 核的数据按地址取出。图 4.5 基带正交信号波形图基带正交信号的产生波形图如图 4.5 所示。Ib 和 Qb 分别是该模块产生的输出信号，它们的相位差为900，是相互正交的基带信号。4.2.4 Δ-Σ 调制器模块
【参考文献】
相关期刊论文 前1条
1 马志威;赵阳;彭振飞;刘洋;洪志良;;应用于全数字发射机的射频信号发生器[J];固体电子学研究与进展;2013年03期
本文编号：2730187
本文链接：https://www.wllwen.com/kejilunwen/dianzigongchenglunwen/2730187.html
