基于28nm工艺的数字芯片静态时序分析及优化

发布时间：2017-03-28 21:11

  本文关键词：基于28nm工艺的数字芯片静态时序分析及优化，由笔耕文化传播整理发布。

【摘要】：随着集成电路产业的飞速发展,芯片的设计规模越来越大,同时芯片的时钟频率越来越高。在对芯片设计的检查中时序分析是一项复杂且重要的工作,只有当满足时序要求后电路中的数据才能正确的锁存和传输,从而保证芯片电路的正确工作,达到理想的性能。芯片的频率越来越高和功能越来越复杂,对芯片的时序设计提出了挑战。而对于芯片在时序设计中的出现的时序违例能否修复成为直接影响芯片的时序性能和功能的关键因素。因此,正确合理的时序违例修复方法成为芯片时序设计的一个重点。本课题基于作者所在公司设计的一款28nm工艺的数字移动基带芯片,在芯片物理实现的布局布线后,提取网表文件和互连线延时文件,利用synopsys公司的时序分析工具Primetime进行多模式多端角(MCMM,multi-corner multi-mode)的静态时序分析(STA,static timing analysis),并针对时序分析结果中的时序违例通过工程改变命令(ECO,engineering change order)进行修复。在时序分析中考虑了信号完整性的影响,并运用28nm工艺中新提出的高级片上误差(AOCV,advanced on-chip variation)分析方法,提高了时序分析精度。基于AOCV的计算理论,本文提出了一种新的时序路径延迟计算方法,可减少静态时序分析中的计算工作量。文中研究和总结了ECO中采取的改变单元延迟的方法,通过实验数据证明方法的正确性。本文分析和研究了芯片时序设计中出现的时序违例,包括建立时间,保持时间,recovery和removal,最大转换时间及RC-011问题,通过ECO来改变单元延迟,从而优化整条路径延迟,解决时序违例问题,达到了芯片时序收敛的要求,并从芯片的物理方面和功耗方面进行权衡分析,对设计进行了进一步优化。本文基于AOCV的理论提出的新的计算时序路径延迟方法,相比传统时序路径延迟计算方法,可以减少静态时序分析时对时钟路径上共同路径的延迟计算工作量,对于时序分析方法的优化和时序分析工具的开发,具有一定的理论研究意义和参考意义。文中提出的时序违例的修复方法,具有较强的工程实用性和参考性,在多个项目的时序优化中已经运用并达到时序收敛的效果,对于从事芯片后端物理设计及时序分析与优化工作的设计人员具有一定的实践参考意义。
【关键词】：集成电路 静态时序分析 片上偏差 工程改变命令
【学位授予单位】：西安电子科技大学
【学位级别】：硕士
【学位授予年份】：2016
【分类号】：TN402
【目录】：

• 摘要5-6
• ABSTRACT6-10
• 符号对照表10-11
• 缩略语对照表11-15
• 第一章 概述15-19
• 1.1 选题背景及研究意义15
• 1.2 时序验证方法15-17
• 1.2.1 动态时序分析15-16
• 1.2.2 静态时序分析16-17
• 1.3 STA的局限性17
• 1.4 论文主要工作和章节结构17-19
• 1.4.1 论文主要工作17-18
• 1.4.2 论文章节结构18-19
• 第二章 时序分析的基本理论19-33
• 2.1 时序弧19
• 2.2 时序模型19-23
• 2.2.1 单元延时和转换时间19-20
• 2.2.2 单元延时和转换时间计算20-23
• 2.3 时序库文件23-25
• 2.4 互连线参数25
• 2.5 时序约束25-30
• 2.5.1 时钟定义26-28
• 2.5.2 边界条件28-29
• 2.5.3 特殊路径设置29-30
• 2.6 小结30-33
• 第三章 基于 28NM工艺静态时序分析理论和流程33-45
• 3.1 时序路径33-34
• 3.2 时序计算原理34-38
• 3.2.1 片上误差34-37
• 3.2.2 新的时序计算算法37-38
• 3.2.3 两种算法对比38
• 3.3 MCMM38-39
• 3.4 信号完整性分析39-40
• 3.4.1 信号完整性39
• 3.4.2 串扰修复39-40
• 3.5 时序分析流程40-41
• 3.5.1 提取网表40
• 3.5.2 RC寄生参数文件40-41
• 3.5.3 Primetime41
• 3.6 反标错误分析41-43
• 3.7 SDF文件43
• 3.8 本章小结43-45
• 第四章 数字集成电路的时序优化方法45-53
• 4.1 工程改变命令ECO45-46
• 4.1.1 ECO分类45-46
• 4.1.2 timing ECO46
• 4.2 时序违例因素46-47
• 4.3 TIMING ECO研究47-51
• 4.3.1 单元替换47
• 4.3.2 Buffer insertion47-51
• 4.3.3 有用偏差51
• 4.4 本章小结51-53
• 第五章 时序违例分析及修复53-71
• 5.1 SETUP和HOLD时间违例及优化53-56
• 5.1.1 Setup违例及优化53-55
• 5.1.2 Hold违例及优化55-56
• 5.2 RECOVERY和REMOVAL违例及优化56-61
• 5.2.1 recovery和removal分析56-57
• 5.2.2 removal违例分析57-61
• 5.3 TRANSITION违例及优化61-65
• 5.3.1 Transition违例61-65
• 5.3.2 transition违例优化小结65
• 5.4 I/O时序分析65
• 5.5 RC-011 违例及优化65-67
• 5.6 静态功耗的优化67-69
• 5.7 本章小结69-71
• 第六章 总结与展望71-73
• 6.1 总结71-72
• 6.2 展望72-73
• 参考文献73-77
• 致谢77-79
• 作者简介79-80

【相似文献】

中国期刊全文数据库 前10条

1 杨叔子 ,熊有伦 ,师汉民 ,王治藩;时序建模与系统辨识[J];华中工学院学报;1984年06期

2 严江琴;;静态时序分析在百万门级设计中的应用[J];中国集成电路;2002年10期

3 李珈;;基于TQ时序分析器的时序分析和约束[J];电子测试;2013年11期

4 蒋健;汤勇明;;FPGA教学中时序概念的教学与实验设计[J];电气电子教学学报;2014年03期

5 刘W，

本文编号：273034