缓解NBTI效应引起的集成电路老化技术研究

发布时间：2020-06-28 15:04

【摘要】：集成电路制造工艺的不断进步,带来电路性能上的极大提升和制造成本的不断降低,但同时也使得集成电路系统的可靠性问题变得更加严峻。当集成电路中晶体管的工艺尺寸在45纳米及以下时,由负偏置温度不稳定性(Negative Bias Temperature Instability,NBTI)引起的电路老化,成为影响集成电路可靠性的主要因素。本文针对NBTI引起的电路老化问题进行研究,主要工作如下:首先,介绍了电路老化的基础知识和引起电路老化的几个因素,并对纳米工艺水平下NBTI效应成为引起电路老化主要因素的原因进行重点分析。其次,详细分析了NBTI效应的3种预测模型:静态NBTI模型,动态NBTI模型和长期NBTI模型,并在长期NBTI效应模型的基础上,对现有的缓解NBTI效应引起电路老化的方法进行分类介绍,并对这些方法的优缺点进行总结比较。接着,现有的用于缓解NBTI效应导致电路老化的传输门插入(Transition Gate-based,TG-based)方法,在获取关键门的过程中只考虑了电路单条路径上的老化情况,未考虑保护路径与关键门之间的相关关系,导致获取的关键门冗余。针对这一问题,本文提出了一种基于路径间相关性的缓解NBTI效应的TG-based方法,该方法通过考虑保护路径与关键门之间的相关关系,定义权值,来更加精准的识别路径中的关键门,再对获取的关键门进行插入传输门保护。最后,基于32纳米晶体管工艺的ISCAS’85、ISCAS’89基准电路就本文方法和现有方案进行对比实验,实验数据显示,本文所提的方法对电路老化的平均时延改善率为38.18%,平均面积开销相比现有的方案改善了61.8%。
【学位授予单位】：安徽理工大学
【学位级别】：硕士
【学位授予年份】：2018
【分类号】：TN405
【图文】：

保护路径,路径,逻辑门,影响程度

如图26 路径 3 中的 Gi、Gj，因为逻辑门 Gi除了属于路径 3，还属于路径 1、2、4、5，一共有 5 条路径经过该门，同样，逻辑门 Gj除了属于路径 3，还属于路径 6，它有2 条路径经过。此时在路径 3 上，Gi和 Gj对电路老化的影响程度就比仅属于该路径上的其它节点（如 G1）对电路的老化影响程度大。这时如果对 Gi和 Gj进行抗老化防护

【参考文献】